3 說(shuō)明

CDCE949 和 CDCEL949 是基于 PLL 的低成本、高性能、模塊化可編程時(shí)鐘合成器、倍頻器和分頻器。這些器件可從單個(gè)輸入頻率中生成多達(dá)九個(gè)輸出時(shí)鐘。借助最多四個(gè)獨(dú)立的可配置 PLL，可在系統(tǒng)內(nèi)針對(duì)任何時(shí)鐘頻率（最高可達(dá) 230MHz）對(duì)每個(gè)輸出進(jìn)行編程。

CDCEx949 具有獨(dú)立的輸出電源引腳 (V_DDOUT)：CDCEL949 為 1.8V，CDCE949 為 2.5V 至 3.3V。

該輸入接受一個(gè)外部晶體或 LVCMOS 時(shí)鐘信號(hào)。如果使用了外部晶振，對(duì)于大多數(shù)應(yīng)用來(lái)說(shuō)，一個(gè)片載負(fù)載電容器就足夠用了。負(fù)載電容器的值可在 0pF 至 20pF 的范圍內(nèi)進(jìn)行編程。此外，還可以選擇片上 VCXO，從而使輸出頻率與外部控制信號(hào)（即 PWM 信號(hào)）同步。

深 M/N 分頻比允許從基準(zhǔn)輸入頻率（例如 27MHz）生成 0ppm 音頻或視頻、網(wǎng)絡(luò)（WLAN、Bluetooth、以太網(wǎng)、GPS）或接口（USB、IEEE1394、Memory Stick）時(shí)鐘。

所有 PLL 均支持展頻時(shí)鐘 (SSC)。SSC 可以是中心展頻或向下展頻時(shí)鐘。這是一種降低電磁干擾 (EMI) 的常用技術(shù)。

根據(jù) PLL 頻率和分頻器設(shè)置，自動(dòng)調(diào)整內(nèi)部環(huán)路濾波器元件以實(shí)現(xiàn)高穩(wěn)定性，并優(yōu)化每個(gè) PLL 的抖動(dòng)傳輸特性。

為了輕松實(shí)現(xiàn)器件自定義來(lái)滿足應(yīng)用需要，該器件支持使用非易失性 EEPROM 進(jìn)行編程。CDCEx949 預(yù)設(shè)為出廠默認(rèn)配置。該器件可以在 PCB 組裝之前重新編程為不同的應(yīng)用配置，或者通過(guò)系統(tǒng)內(nèi)編程進(jìn)行重新編程。所有器件設(shè)置均可通過(guò) SDA 和 SCL 總線（一種兩線制串行接口）進(jìn)行編程。

三個(gè)可編程控制輸入 S0、S1 和 S2 可用于控制操作的各個(gè)方面，包括頻率選擇、更改 SSC 參數(shù)以降低 EMI、PLL 旁路、斷電，以及在低電平或三態(tài)之間進(jìn)行選擇以實(shí)現(xiàn)輸出禁用功能。

CDCEx949 在 1.8V 電壓下工作，工作溫度范圍為 –40°C 至 85°C。

封裝信息

器件型號(hào)	封裝⁽¹⁾	封裝尺寸⁽²⁾
CDCE949	PW（TSSOP，24）	7.8mm × 6.4mm
CDCEL949	PW（TSSOP，24）	7.8mm × 6.4mm

(1) 有關(guān)所有可用封裝，請(qǐng)參閱節(jié) 12。

(2) 封裝尺寸（長(zhǎng) × 寬）為標(biāo)稱值，并包括引腳（如適用）。

典型應(yīng)用原理圖