ZHCSXP7A January 2003 – December 2024 CD54AC109 , CD74AC109
PRODUCTION DATA
封裝選項
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機械數(shù)據(jù) (封裝 | 引腳)
- N|16
- D|16
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
3 引腳配置和功能
圖 3-1 CD54AC109 J 封裝；CD74AC109 D 或 N 封裝；16 引腳 CDIP、SOIC 或 PDIP（頂視圖）表 3-1 引腳功能
| 引腳 | I/O(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| 1CLR | 1 | I | 第一個通道的低電平有效清零 |
| 1J | 2 | I | 第一個通道的 J 輸入 |
| 1K | 3 | I | 第一個通道的低電平有效 K 輸入 |
| 1CLK | 4 | I | 第一個通道的 CLK 輸入 |
| 1PRE | 5 | I | 第一個通道的低電平有效預(yù)設(shè)輸入 |
| 1Q | 6 | O | 第一個通道的真 Q 輸出 |
| 1Q | 7 | O | 第一個通道的反相 Q 輸出 |
| GND | 8 | - | 接地 |
| 2Q | 9 | O | 第二個通道的真 Q 輸出 |
| 2Q | 10 | O | 第二個通道的反相 Q 輸出 |
| 2PRE | 11 | I | 第二個通道的低電平有效預(yù)設(shè) |
| 2CLK | 12 | I | 第二個通道的時鐘輸入 |
| 2K | 13 | I | 第二個通道的低電平有效 K 輸入 |
| 2J | 14 | I | 第二個通道的 J 輸入 |
| 2CLR | 15 | I | 第二個通道的低電平有效清零 |
| VCC | 16 | - | 電源引腳 |
(1) I = 輸入、O = 輸出、P = 電源、FB = 反饋、GND = 接地、N/A = 不適用