ZHCSSL7A July 2023 – May 2025 AFE7955
PRODUCTION DATA
- 1
- 1特性
- 2應用
- 3說明
-
4規格
- 4.1 絕對最大額定值
- 4.2 ESD 等級
- 4.3 建議運行條件
- 4.4 AFE79xx 熱性能信息
- 4.5 發送器電氣特性
- 4.6 射頻 ADC 電氣特性
- 4.7 PLL/VCO/時鐘電氣特性
- 4.8 數字電氣特性
- 4.9 電源電氣特性
- 4.10 時序要求
- 4.11 開關特性
- 4.12
典型特性
- 4.12.1 800 MHz 下的 TX 典型特性
- 4.12.2 1.8 GHz 下的 TX 典型特性
- 4.12.3 2.6 GHz 下的 TX 典型特性
- 4.12.4 3.5 GHz 下的 TX 典型特性
- 4.12.5 4.9 GHz 下的 TX 典型特性
- 4.12.6 8.1 GHz 下的 TX 典型特性
- 4.12.7 9.6 GHz 下的 TX 典型特性
- 4.12.8 800 MHz 下的 RX 典型特性
- 4.12.9 1.75-1.9 GHz 下的 RX 典型特性
- 4.12.10 2.6 GHz 下的 RX 典型特性
- 4.12.11 3.5 GHz 下的 RX 典型特性
- 4.12.12 4.9 GHz 下的 RX 典型特性
- 4.12.13 8.1GHz 下的 RX 典型特性
- 4.12.14 9.6 GHz 下的 RX 典型特性
- 4.12.15 PLL 和時鐘典型特性
- 5器件和文檔支持
- 6修訂歷史記錄
- 7機械、封裝和可訂購信息
封裝選項
機械數據 (封裝 | 引腳)
散熱焊盤機械數據 (封裝 | 引腳)
訂購信息
4.12.2 1.8 GHz 下的 TX 典型特性
TA = +25°C 時的典型值，使用標稱電源。默認條件：TX 輸入數據速率 = 491.52MSPS，fDAC = 11796.48MSPS（24 倍插值），交錯模式，第一奈奎斯特區域輸出，PLL 時鐘模式，其中 fREF = 491.52MHz，AOUT = -1dBFS，DSA = 0dB，Sin(x)/x 已啟用，DSA 已校準
| 包括 PCB 和電纜損耗，Aout = -0.5dBFS，DSA = 0，1.8 GHz 匹配 |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 差分增益誤差 = POUT（DSA 設置 - 1）- POUT（DSA 設置）+ 1 |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 積分增益誤差 = POUT（DSA 設置）- POUT（DSA 設置 = 0）+（DSA 設置） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 差分增益誤差 = POUT（DSA 設置 - 1）- POUT（DSA 設置）+ 1 |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 積分增益誤差 = POUT（DSA 設置）- POUT（DSA 設置 = 0）+（DSA 設置） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 差分相位誤差 = PhaseOUT（DSA 設置-1）- PhaseOUT（DSA 設置） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 積分相位誤差 = Phase（DSA 設置）- Phase（DSA 設置 = 0） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 差分相位誤差 = PhaseOUT（DSA 設置-1）- PhaseOUT（DSA 設置） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8GHz 條件下匹配，在 25°C 下，隨著 DSA 設置的變化，通道中位數改變 | ||
| 積分相位誤差 = Phase（DSA 設置）- Phase（DSA 設置 = 0） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 條件下匹配，POUT = -13dBFS |
| fDAC = 11796.48MSPS，交錯模式，fCENTER = 1.8 GHz，在 1.8 GHz 條件下匹配，單音幅度為 -13dBFS |
| fDAC = 11796.48MSPS，交錯模式，fCENTER = 1.8GHz，fSPACING = 20MHz，在 1.8GHz 條件下匹配 |
| TM1.1，POUT_RMS = -13dBFS |
| 在 1.8GHz 條件下匹配，單載波 20MHz BW TM1.1 LTE |
| 在 1.8GHz 條件下匹配，單載波 20MHz BW TM1.1 LTE |
| 在 1.8GHz 條件下匹配，fDAC = 11.79648GSPS，交錯模式，標準化為諧波頻率下的輸出功率 |
| fDAC = 8847.36MSPS，直接模式，1.8GHz 匹配，包括 PCB 和電纜損耗。ILn = fS/n ± fOUT，并且是由于與數字時鐘混合而導致此結果。 |
| Aout = -0.5dBFS，匹配 1.8GHz |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 差分增益誤差 = POUT（DSA 設置 - 1）- POUT（DSA 設置）+ 1 |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 積分增益誤差 = POUT（DSA 設置）- POUT（DSA 設置 = 0）+（DSA 設置） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 差分增益誤差 = POUT（DSA 設置 - 1）- POUT（DSA 設置）+ 1 |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 積分增益誤差 = POUT（DSA 設置）- POUT（DSA 設置 = 0）+（DSA 設置） |
| fDAC = 8847.36MSPS，直接模式，在 2.6GHz 條件下匹配 | ||
| 差分相位誤差 = PhaseOUT（DSA 設置-1）- PhaseOUT（DSA 設置） | ||
| 任何 DSA 設置下都可能出現相位 DNL 峰值。 |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 下匹配 | ||
| 積分相位誤差 = Phase（DSA 設置）- Phase（DSA 設置 = 0） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 條件下匹配，在 25°C 下，隨著 DSA 設置的變化，通道中位數改變 | ||
| 差分相位誤差 = PhaseOUT（DSA 設置-1）- PhaseOUT（DSA 設置） |
| fDAC = 5898.24MSPS，交錯模式，在 1.8 GHz 條件下匹配，在 25°C 下，隨著 DSA 設置的變化，通道中位數改變 | ||
| 積分相位誤差 = Phase（DSA 設置）- Phase（DSA 設置 = 0） |
| fDAC = 11796.48MSPS，交錯模式，fCENTER = 1.8 GHz，在 1.8 GHz 條件下匹配，單音幅度為 -13dBFS |
| fDAC = 11796.48MSPS，交錯模式，fCENTER = 1.8GHz，在 1.8GHz 條件下匹配，單音幅度為 -13dBFS，最差通道 |
| 在 2.6GHz 條件下匹配，單頻，fDAC = 11.79648GSPS，交錯模式，40MHz 偏移 |
| 在 1.8GHz 條件下匹配，單載波 20MHz BW TM1.1 LTE |
| 在 1.8GHz 條件下匹配，單載波 20MHz BW TM1.1 LTE |
| 在 1.8GHz 條件下匹配，fDAC = 11.79648GSPS，交錯模式，標準化為諧波頻率下的輸出功率 |
| fDAC = 8847.36MSPS，直接模式，1.8GHz 匹配，包括 PCB 和電纜損耗。ILn = fS/n ± fOUT，并且是由于與數字時鐘混合而導致此結果。 |
| fDAC = 8847.36MSPS，直接模式，1.8GHz 匹配，包括 PCB 和電纜損耗。ILn = fS/n ± fOUT，并且是由于與數字時鐘混合而導致此結果。 |