ZHCSX71 October 2024 ADC3908D025 , ADC3908D065 , ADC3908D125 , ADC3908S025 , ADC3908S065 , ADC3908S125
PRODUCTION DATA
| 引腳 | 類型 | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| 輸入或基準 | |||
| INAP | 10 | I | 正模擬輸入，通道 A |
| INAM | 11 | I | 負模擬輸入，通道 A |
| INBP/NC | 14 | I | 正模擬輸入，通道 B（單通道器件上為 NC） |
| INBM/NC | 15 | I | 負模擬輸入，通道 B（單通道器件上為 NC） |
| VCM | 7 | O | 用于模擬輸入的共模電壓輸出，1.25V |
| 時鐘 | |||
| CLK | 8 | I | ADC 的采樣時鐘輸入 |
| 配置 | |||
| 復(fù)位 | 9 | I | 硬件復(fù)位。高電平有效。該引腳具有內(nèi)部 60kΩ 下拉電阻器。 |
| M0 | 16 | I | 默認，內(nèi)部 40kΩ 下拉電阻器。 對于雙通道器件，連接到 GND；對于單通道器件，連接到 AVDD。 該引腳用于配置默認運行條件。接口配置表 |
| M1 | 18 | I | 默認，內(nèi)部 40kΩ 下拉電阻器。 該引腳用于配置默認運行條件。接口配置表 |
| M2 | 19 | I | 默認，內(nèi)部 40kΩ 下拉電阻器。 該引腳用于配置默認運行條件。接口配置表 |
| 數(shù)字接口 | |||
| D0 | 32 | O | 并行 CMOS 數(shù)字通道輸出數(shù)據(jù)。 |
| D1 | 31 | O | |
| D2 | 26 | O | |
| D3 | 25 | O | |
| D4 | 24 | O | |
| D5 | 23 | O | |
| D6 | 22 | O | |
| D7 | 21 | O | |
| DCLK | 30 | O | 用于數(shù)據(jù)位時鐘的 CMOS 輸出。 |
| DCLK | 29 | O | CMOS 輸出數(shù)據(jù)的反向數(shù)據(jù)位時鐘。 |
| PDN | 6 | I | 默認，該引腳具有 60kΩ 下拉電阻器。當 PDN 拉至高電平時，器件處于斷電狀態(tài)。 |
| 電源 | |||
| AVDD | 12、13 | I | 模擬 1.8V 電源 |
| GND | PowerPAD? | I | 模擬地，0V |
| IOVDD | 27 | I | 用于數(shù)字接口的 1.8V 電源 |
| DGND | 5、28 | I | 地，0V，用于數(shù)字接口 |
| 其他 | |||
| NC | 1、2、3、4、5、17、20 | - | 無連接。接地。 |