ZHCSNC3B February 2021 – October 2022 ADC3561 , ADC3562 , ADC3563
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 標稱值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| ADC 時序規格 | ||||||
| tAD | 孔徑延遲 | 0.85 | ns | |||
| tA | 孔徑抖動 | 具有快速邊緣的方波時鐘 | 180 | fs | ||
| tJ | DCLKIN 上的抖動 | ± 50 | ps | |||
| tACQ | 信號采集周期，以采樣時鐘下降沿為基準 | FS = 65Msps | -TS/4 | 采樣時鐘周期 | ||
| FS = 25Msps | -TS/2 | |||||
| FS = 10Msps | -TS/2 | |||||
| tCONV | 信號轉換周期，以采樣時鐘下降沿為基準 | FS = 65Msps | +TS × 5/8 | 采樣時鐘周期 | ||
| FS = 25Msps | +TS × 3/8 | |||||
| FS = 10Msps | +TS × 1/5 | |||||
| 喚醒時間 | 斷電后的數據有效時間。內部基準。 | 已啟用帶隙基準，單端時鐘 | 17.6 | us | ||
| 已啟用帶隙基準，差分時鐘 | 12.9 | |||||
| 已禁用帶隙基準，單端時鐘 | 2.2 | ms | ||||
| 已禁用帶隙基準，差分時鐘 | 2.2 | |||||
| 斷電后的數據有效時間。外部 1.6V 基準。 | 已啟用帶隙基準，單端時鐘 | 15.9 | us | |||
| 已啟用帶隙基準，差分時鐘 | 12.9 | |||||
| 已禁用帶隙基準，單端時鐘 | 1.7 | ms | ||||
| 已禁用帶隙基準，差分時鐘 | 1.7 | |||||
| tS，SYNC | SYNC 輸入信號的設置時間 | 以采樣時鐘上升沿為基準 | 500 | ps | ||
| tH，SYNC | SYNC 輸入信號的保持時間 | 600 | ||||
| ADC 延遲 | 信號輸入到數據輸出 | 2 線 SLVDS | 2 | 時鐘周期 | ||
| 1 線 SLVDS | 1 | |||||
| 1/2 線 SLVDS | 1 | |||||
| 添加。延遲 | 2 倍實時抽取率 | 21 | 輸出時鐘周期 | |||
| 2 倍復雜抽取率 | 22 | |||||
| 4 倍、8 倍、16 倍、32 倍實時或復雜抽取率 | 23 | |||||
| 接口時序：串行低壓差分信號 (LVDS) 接口 | ||||||
| tPD | 傳播延遲：采樣時鐘下降沿到 DCLK 上升沿 | 采樣時鐘下降沿到 DCLKIN 上升沿的延遲小于 2.5ns。 TDCLK = DCLK 周期 tCDCLK = 采樣時鐘下降沿到 DCLKIN 下降沿 |
2 + TDCLK + tCDCLK | 3 + TDCLK + tCDCLK | 4 + TDCLK + tCDCLK | ns |
| 采樣時鐘下降沿到 DCLKIN 上升沿的延遲大于或等于 2.5ns。 TDCLK = DCLK 周期 tCDCLK = 采樣時鐘下降沿到 DCLKIN 下降沿 |
2 + tCDCLK | 3 + tCDCLK | 4 + tCDCLK | |||
| tCD | DCLK 上升沿到輸出數據延遲， 2 線 SLVDS |
Fout = 10MSPS，DA/B0,1 = 80MBPS | 0.0 | 0.1 | ns | |
| Fout = 25MSPS，DA/B0,1 = 200MBPS | 0.0 | 0.1 | ||||
| Fout = 65MSPS，DA/B0,1 = 520MBPS | 0.0 | 0.1 | ||||
| DCLK 上升沿到輸出數據延遲， 1 線 SLVDS |
Fout = 10MSPS，DA/B0 = 160MBPS | 0.0 | 0.1 | |||
| Fout = 25MSPS，DA/B0 = 400MBPS | 0.0 | 0.1 | ||||
| Fout = 62.5MSPS，DA/B0 = 1000MBPS | -0.6 | 0.1 | ||||
| DCLK 上升沿到輸出數據延遲， 1/2 線 SLVDS |
Fout = 5MSPS，DA0 = 160MBPS | 0.0 | 0.1 | |||
| Fout = 10MSPS，DA0 = 320MBPS | 0.0 | 0.1 | ||||
| Fout = 25MSPS，DA0 = 800MBPS | 0.0 | 0.1 | ||||
| tDV | 數據有效，2 線 SLVDS | Fout = 10MSPS，DA/B0,1 = 80MBPS | 11.9 | 12.1 | ns | |
| Fout = 25MSPS，DA/B0,1 = 200MBPS | 4.5 | 4.6 | ||||
| Fout = 65MSPS，DA/B0,1 = 520MBPS | 1.4 | 1.5 | ||||
| 數據有效，1 線 SLVDS | Fout = 10MSPS，DA/B0 = 160MBPS | 5.7 | 5.8 | |||
| Fout = 25MSPS，DA/B0 = 400MBPS | 2.0 | 2.1 | ||||
| Fout = 62.5MSPS，DA/B0 = 1000MBPS | 0.5 | 0.6 | ||||
| 數據有效，1/2 線 SLVDS | Fout = 5MSPS，DA0 = 160MBPS | 5.7 | 5.8 | |||
| Fout = 10MSPS，DA0 = 320MBPS | 2.7 | 2.8 | ||||
| Fout = 25MSPS，DA0 = 800MBPS | 0.8 | 0.9 | ||||
| 串行編程接口（SCLK、SEN、SDIO）- 輸入 | ||||||
| fCLK(SCLK) | 串行時鐘頻率 | 20 | MHz | |||
| tSU(SEN) | SEN 到 SCLK 的上升沿 | 10 | ns | |||
| tH(SEN) | 通過 SCLK 上升沿進行 SEN | 9 | ns | |||
| tSU(SDIO) | SDIO 到 SCLK 的上升沿 | 17 | ns | |||
| tH(SDIO) | 通過 SCLK 上升沿進行 SDIO | 9 | ns | |||
| 串行編程接口 (SDIO) - 輸出 | ||||||
| t(OZD) | SDIO 三態到被驅動 | 3.9 | 10.8 | ns | ||
| t(ODZ) | SDIO 數據到三態 | 3.4 | 14 | ns | ||
| t(OD) | 從 SCLK 的下降沿到 SDIO 有效 | 3.9 | 10.8 | ns | ||