日韩综合一区二卡三卡死四卡,国产三级精品三级在专区性色,国产av综合精品久久久久成人

ZHCSQC0C June 2022 – April 2025 ADC12DJ5200-SP

PRODUCTION DATA

封裝選項

機械數據 (封裝 | 引腳)

ALR|144
- MPBGAW0C

散熱焊盤機械數據 (封裝 | 引腳)

訂購信息

5.5 電氣特性：直流規格

典型值為 T_J = 50°C、VA19 = 1.9V、VA11 = 1.1V、VD11 = 1.1V、默認全量程電壓、f_IN = 347MHz、A_IN = –1dBFS、f_CLK = 5.12GHz、濾波 1-V_PP 正弦波時鐘、JMODE = 1，抖動啟用（采用默認設置）、VA11、VD11 和 VS11 噪聲抑制 ON (EN_VA11_NOISE_SUPPR = EN_VD11_NOISE_SUPPR = EN_VS11_NOISE_SUPPR = 1)，和后臺校準（除非另有說明）；最小值和最大值均為標稱電源電壓，超出了建議的工作條件表中的工作結溫范圍。

參數		測試條件	最小值	典型值	最大值	單位
直流精度
	分辨率	無代碼丟失時的分辨率		12		位
DNL	微分非線性	距離理想步長的最大正偏移		0.14		LSB
DNL	微分非線性	距離理想步長的最大負偏移		-0.13		LSB
INL	積分非線性	距離理想傳遞函數的最大正偏移		2.0		LSB
INL	積分非線性	距離理想傳遞函數的最大負偏移		-2.4		LSB
模擬輸入（INA+、INA–、INB+、INB–）
V_OFF	偏移誤差	CAL_OS = 0		±0.50		mV
V_OFF	偏移誤差	CAL_OS = 1		±0.15		mV
V_{OFF_ADJ}	輸入失調電壓調節范圍	可用的偏移校正范圍（請參見 OS_CAL 或 OADJ_x_INx）		±50		mV
V_{OFF_DRIFT}	偏移漂移	僅限標稱溫度下的前臺校準		18		μV/°C
		每個溫度下的前臺校準		-5.5
		每個溫度下的前臺校準和 FGOS 校準		0
V_FS	模擬差分輸入滿量程	默認滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0xA000)	750	825	910	mV_PP
		最大滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0xFFFF)	975	1060
		最小滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0x2000)		500	560
V_{FS_DRIFT}	模擬差分輸入滿量程范圍漂移	默認 FS_RANGE_A 和 FS_RANGE_B 設置，每個溫度下的前臺校準，由 50Ω 源驅動的輸入，包括 R_IN 漂移的影響		0.033		%/°C
V_{FS_MATCH}	模擬差分輸入滿量程范圍匹配	INA± 和 INB± 之間的匹配，默認設置，雙通道模式		0.625%
R_IN	AGND 單端輸入電阻	每個輸入引腳端接至 AGND，在 T_A = 25°C 時測量	48	50	52	Ω
R_{IN_TEMPCO}	輸入終端線性溫度系數			14.7		mΩ/°C
C_IN	單端輸入電容	在直流時測量單通道模式		0.4		pF
C_IN	單端輸入電容	在直流時測量雙通道模式		0.4		pF
溫度二極管特性 (TDIODE+、TDIODE-)
ΔV_BE	溫度二極管電壓斜率	100μA 的強制正向電流。失調電壓（在 0°C 時約為 0.792V）隨工藝不同而變化，必須針對每個器件進行測量。必須在器件未上電或 PD 引腳置位的情況下完成失調電壓測量，以更大限度地減少器件自發熱。		-1.65		mV/°C
帶隙電壓輸出 (BG)
V_BG	基準輸出電壓	I_L ≤ 100μA		1.1		V
V_{BG_DRIFT}	基準輸出溫度漂移	I_L ≤ 100μA		-64		μV/°C
時鐘輸入（CLK+、CLK–、SYSREF+、SYSREF–、TMSTP+、TMSTP–）
Z_T	內部端接	DEVCLK_LVPECL_EN = 0、SYSREF_LVPECL_EN = 0 且 TMSTP_LVPECL_EN = 0 時的差分終端		100		Ω
Z_T	內部端接	在 DEVCLK_LVPECL_EN = 0、SYSREF_LVPECL_EN = 0、TMSTP_LVPECL_EN = 0 時單端終端至 GND （每引腳）		50		Ω
V_CM	輸入共模電壓自偏置	交流耦合時 CLK± 的自偏置共模電壓（DEVCLK_LVPECL_EN 必須設置為 0)		0.3		V
		在交流耦合時（SYSREF_LVPECL_EN 必須設置為 0）且接收器啟用 (SYSREF_RECV_EN = 1) 時，SYSREF± 的自偏置共模電壓		0.28
		在交流耦合（SYSREF_LVPECL_EN 必須設置為 0）且接收器被禁用 (SYSREF_RECV_EN = 0) 時，SYSREF± 的自偏置共模電壓		0.28
C_{L_DIFF}	差分輸入電容	正負差分輸入引腳之間		0.04		pF
C_{L_SE}	單端輸入電容	每個輸入端接地		0.5		pF
串行器/解串器輸出（DA[7:0]+、DA[7:0]–、DB[7:0]+、DB[7:0]–）
V_OD	差分輸出電壓，峰峰值	100-Ω 負載	540	600	650	mV_PP-DIFF
V_CM	輸出共模電壓	交流耦合		VD11 / 2		V
Z_DIFF	差分輸出阻抗			100		Ω
CMOS 接口：SCLK、SDI、SDO、SCS、PD、NCOA0、NCOA1、NCOB0、NCOB1、CALSTAT、CALTRIG、ORA0、ORA1、ORB0、ORB1、SYNCSE
V_IH	高電平輸入電壓	所需輸入電壓	0.7			V
V_IL	低電平輸入電壓	所需輸入電壓			0.45	V
I_IH	高電平輸入電流				40	μA
I_IL	低電平輸入電流		-40			μA
C_I	輸入電容			3.4		pF
V_OH	高電平輸出電壓	I_LOAD = -400μA	1.65			V
V_OL	低電平輸出電壓	I_LOAD = 400μA			150	mV