ZHCSQC0C June 2022 – April 2025 ADC12DJ5200-SP
PRODUCTION DATA
ADC12DJ5200-SP 器件是一款射頻采樣千兆采樣模數轉換器 (ADC)，可對從直流到 10GHz 以上的輸入頻率進行直接采樣。在雙通道模式下，器件的采樣率高達 5.2GSPS，在單通道模式下，器件的采樣率高達 10.4GSPS。通道數（雙通道模式）和奎斯特帶寬（單通道模式）的可編程交換功能可用于開發靈活的硬件，以滿足高通道數或寬瞬時信號帶寬應用的需求。8GHz 的全功率輸入帶寬 (–3dB)，可用頻率在雙通道和單通道模式下均超過 –3dB，可對頻率捷變系統的 L、S、C 和 X 帶進行直接射頻采樣。
該器件采用具有多達 16 個串行通道和 1 子類兼容性的高速 JESD204C 輸出接口，可實現確定性延遲和多器件同步。串行輸出通道支持高達 17.16Gbps 的比特率，并可進行配置，在比特率和通道數之間進行權衡。支持 8B/10B 以及 64B/66B 數據編碼方案。64B/66B 編碼方案支持前向糾錯 (FEC)，來改善誤碼率。使用 8B/10B 編碼模式時、JESD204C 接口向后兼容 JESD204B 接收器。
擁有無噪聲孔徑延遲 (tAD) 調節和 SYSREF 窗口化等多種同步特性，可簡化多通道系統的系統設計?？讖窖舆t調節可用于簡化 SYSREF 采集，在多個 ADC 之間對齊采樣實例，或對前端跟蹤保持 (T&H) 放大器輸出的適當位置進行采樣。SYSREF 窗口化提供了一種簡單的方法，來測量 SYSREF 相對于器件時鐘的無效時序區域，然后選擇理想采樣位置。雙邊沿采樣 (DES) 在單通道模式下實現，以降低應用于 ADC 的最大時鐘速率，從而支持各種時鐘源，并放寬 SYSREF 采集的設置和保持時序。
該器件提供增益、偏移和靜態線性誤差的前臺和后臺校準選項。前臺校準在系統啟動時或在 ADC 離線且不向邏輯器件發送數據的指定時間運行。后臺校準允許 ADC 在內核在后臺校準的同時持續運行，使系統不會出現停機情況。校準例程還用于匹配子 ADC 內核之間的增益和偏移，以更大限度地減少時間交錯產生的雜散偽影。