TPS74901
- VOUT 范圍：0.8V 至 3.6V
- 超低 VIN 范圍：0.8V 至 5.5V
- VBIAS 范圍：2.7V 至 5.5V
- 低壓降：電壓為 3A 時為 120mV（典型值）
- 電源正常 (PG) 輸出可實現電源監視或為其他電源提供時序信號
- 整個線路、負載和溫度范圍內的精度：1%（新芯片）
- 整個線路、負載和溫度范圍內的精度：2%（舊芯片）
- 可調啟動浪涌控制
- VBIAS 支持低 VIN 運行，具有良好的瞬態響應
- 任何輸出電容器 ≥ 2.2μF 時保持穩定
- 封裝：
- 小型 3mm × 3mm × 1mm VSON
- 5mm × 5mm × 1mm VQFN 和 DDPAK-7
- 高電平有效使能
TPS74901 低壓降 (LDO) 線性穩壓器可面向多種應用提供易于使用的穩健型電源管理解決方案。用戶可編程軟啟動通過減少啟動時的容性浪涌電流，更大限度地減少了輸入電源上的應力。軟啟動具有單調性，旨在為各類處理器和專用集成電路 (ASIC) 供電。借助使能輸入和電源正常輸出，可通過外部穩壓器輕松實現上電排序。憑借全方位的靈活性，該器件可為現場可編程門陣列 (FPGA)、數字信號處理器 (DSP) 等具有特殊啟動要求的應用配置可滿足其時序要求的解決方案。
該器件還具有高精度的參考電壓電路和誤差放大器，可在整個負載、線路、溫度和過程范圍內提供 2% 精度。該器件在使用大于或等于 2.2µF 的任何類型的電容器時都能保持穩定運行，并具有 –40°C 至 +125°C 的額定結溫范圍。TPS74901 采用小型 3mm × 3mm VQFN 和小型 5mm × 5mm VQFN 封裝，可實現高度緊湊的解決方案總尺寸。該器件還可采用 DDPAK-7 封裝。
技術文檔
未找到結果。請清除搜索并重試。
查看全部 11 | 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | TPS74901 具有可編程軟啟動功能的 3A 低壓降線性穩壓器 數據表 (Rev. K) | PDF | HTML | 英語版 (Rev.K) | PDF | HTML | 2024年 8月 7日 |
| 應用手冊 | LDO 噪聲揭秘 (Rev. B) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2020年 9月 16日 | |
| 應用手冊 | A Topical Index of TI LDO Application Notes (Rev. F) | 2019年 6月 27日 | ||||
| 選擇指南 | Low Dropout Regulators Quick Reference Guide (Rev. P) | 2018年 3月 21日 | ||||
| 應用手冊 | LDO PSRR Measurement Simplified (Rev. A) | PDF | HTML | 2017年 8月 9日 | |||
| 選擇指南 | 低壓降穩壓器快速參考指南 (Rev. M) | 最新英語版本 (Rev.P) | 2017年 1月 5日 | |||
| 應用手冊 | 簡化的 LDO PSRR 測量 | 最新英語版本 (Rev.A) | PDF | HTML | 2010年 7月 28日 | ||
| 模擬設計期刊 | Q2 2009 Issue Analog Applications Journal | 2009年 5月 1日 | ||||
| 模擬設計期刊 | Taming linear-regulator inrush currents | 2009年 5月 1日 | ||||
| EVM 用戶指南 | TPS74901EVM-210 (Rev. B) | 2008年 7月 24日 | ||||
| EVM 用戶指南 | TPS74901EVM-210 | 2007年 4月 14日 |
設計和開發
如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。
評估板
TPS74901EVM-210 — TPS74901 3A、低 VIN (0.8V) 可調節超低壓降穩壓器評估模塊
TPS74901EVM-210 便于評估 TPS74901 低壓降線性穩壓器 IC。
這些穩壓器需要一個低功耗偏置電壓 VBIAS 和一個電源輸入電壓 VIN。該穩壓器能夠提供低至 0.8V 的輸出電壓、高達 3A 的輸出電流，并具有帶開漏輸出的集成式監控電路，該開漏輸出可在輸出電壓達到穩壓（電源正常，即 PG）時進入高阻抗狀態。
用戶指南: PDF
參考設計
TIDA-00431 — 參考設計 - 采用 8GHz 直流耦合全差分放大器的 RF 采樣 4GSPS ADC
寬帶射頻 (RF) 接收器有助于極大提升無線電設計中的靈活性。較寬的瞬時帶寬支持靈活調節而無需改動硬件且能夠以間隔較大的頻率捕獲多個通道。
此參考設計介紹了一個寬帶射頻接收器，該接收器利用 4 GSPS 模數轉換器 (ADC) 并具有一個 8GHz 直流耦合全差動放大器前端。放大器前端提供信號增益并允許采集下行到直流的信號，而平衡-非平衡變壓器耦合輸入則做不到這一點。
參考設計
TIDA-01017 — 面向示波器、無線測試儀和雷達的高速多通道 ADC 時鐘參考設計
TIDA-01017 參考設計通過測量射頻采樣 ADC 全輸入頻率范圍內的通道間偏移，展示了高速多通道系統時鐘解決方案的性能。通道間偏移對于相控陣雷達和示波器應用至關重要。ADC12J4000 是一款低功耗、12 位、4GSPS 射頻采樣模數轉換器 (ADC)，具備緩沖模擬輸入、集成數字下變頻器，支持 JESD204B 接口，可捕獲最高 4GHz 的信號。該設計展示了采用 LMK04828 的時鐘解決方案，該方案通過 SYSREF 實現多個 ADC12J4000 信號鏈之間的同步。
參考設計
TIDA-01015 — 適用于數字示波器和無線測試儀中 12 位高速 ADC 的 4GHz 時鐘參考設計
TIDA-01015 是一種適合高速直接射頻采樣 GSPS ADC 的時鐘解決方案參考設計。此設計展示了采樣時鐘在為第二奈奎斯特區域輸入信號頻率實現高 SNR 方面的重要性。ADC12J4000 是一款 12 位 4GSPS 射頻采樣 ADC，具有 3.2GHz 的 3dB 輸入帶寬，能夠采集高達 4GHz 的信號。此設計突出了適用于 ADC12J4000 的時鐘解決方案，該器件采用 TRF3765，可在高輸入頻率條件下實現高 SNR 性能，適用于數字存儲示波器 (DSO) 和無線測試儀等應用。
參考設計
TIDA-00826 — 50Ω 2GHz 示波器前端參考設計
此參考設計是 50Ω 輸入示波器應用的模擬前端的一部分。系統設計人員可輕松使用此評估平臺來處理頻域和時域應用中的直流到 2GHz 的輸入信號。
參考設計
TIDA-00432 — 將 Xilinx 平臺應用于相位陣列雷達系統以實現 JESD204B 千兆次采樣 ADC 的同步
此系統級設計展示了如何使用 Xilinx VC707 平臺一起同步兩個 ADC12J4000 評估模塊 (EVM)。此設計文檔介紹了必要的硬件修改和器件配置，包括時鐘方案。此設計顯示了每個 EVM 的示例配置文件。此設計介紹了 FPGA 固件，并顯示相關的 Xilinx IP 塊配置參數。此外還顯示并分析了在實際硬件上采集的數據，測試結果顯示出 50ps 內的同步，未使用特性化電纜，也未校準傳播延遲。
參考設計
TIDA-00359 — 面向 GSPS ADC 的時鐘解決方案參考設計
適用于 GSPS 數據轉換器的低成本、高性能時鐘解決方案。此參考設計討論如何使用低噪聲頻率合成器 TRF3765 為 4 GSPS 模數轉換器 (ADC12J4000) 生成采樣時鐘。實驗展示了與數據表相當的 SNR 和 SFDR 性能。
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| TO-263 (KTW) | 7 | Ultra Librarian |
| VQFN (RGW) | 20 | Ultra Librarian |
| VSON (DRC) | 10 | Ultra Librarian |
訂購和質量
包含信息：
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續可靠性監測
包含信息：
- 制造廠地點
- 封裝廠地點
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。