產品詳情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (μA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (μA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 8 2.8125 mm2 2.25 x 1.25 SSOP (DCT) 8 11.8 mm2 2.95 x 4 VSSOP (DCU) 8 6.2 mm2 2 x 3.1
  • 采用德州儀器 (TI) 的
    NanoFree?封裝
  • 支持 5V VCC 運行
  • 輸入電壓高達 5.5V
  • 電壓為 3.3V 時，tpd 最大值為 4.1ns
  • 低功耗，ICC 最大值為 10μA
  • 電壓為 3.3V 時，輸出驅動為 ±24mA
  • VCC = 3.3 V，TA = 25°C 時，VOLP（輸出地彈反射）
    典型值小于 0.8V
  • VCC = 3.3V，TA = 25°C 時，VOHV（輸出 VOH 下沖）
    典型值大于 2V
  • Ioff 支持帶電插入、局部關斷模式和后驅動保護
  • 可用于下行轉換器，將最高 5.5V 的輸入電壓下行轉換
    至 VCC 電平
  • 閂鎖性能超出
    JESD 78 II 類規范要求的 100mA
  • 靜電放電 (ESD) 保護性能超過 JESD 22 規范的要求
    • 2000V 人體放電模型 (A114-A)
    • 200V 機器模型 (A115-A)
    • 1000V 充電器件模型 (C101)
  • 采用德州儀器 (TI) 的
    NanoFree?封裝
  • 支持 5V VCC 運行
  • 輸入電壓高達 5.5V
  • 電壓為 3.3V 時，tpd 最大值為 4.1ns
  • 低功耗，ICC 最大值為 10μA
  • 電壓為 3.3V 時，輸出驅動為 ±24mA
  • VCC = 3.3 V，TA = 25°C 時，VOLP（輸出地彈反射）
    典型值小于 0.8V
  • VCC = 3.3V，TA = 25°C 時，VOHV（輸出 VOH 下沖）
    典型值大于 2V
  • Ioff 支持帶電插入、局部關斷模式和后驅動保護
  • 可用于下行轉換器，將最高 5.5V 的輸入電壓下行轉換
    至 VCC 電平
  • 閂鎖性能超出
    JESD 78 II 類規范要求的 100mA
  • 靜電放電 (ESD) 保護性能超過 JESD 22 規范的要求
    • 2000V 人體放電模型 (A114-A)
    • 200V 機器模型 (A115-A)
    • 1000V 充電器件模型 (C101)

此雙路緩沖器和線路驅動器適用于 1.65V 至 5.5V VCC 運行環境。

SN74LVC2G241 器件設計用于提高三態存儲器地址驅動器、時鐘驅動器以及總線導向接收器和發射器的性能和密度。

NanoFree 封裝技術是 IC 封裝概念的一項重大突破，它將硅晶片用作封裝。

SN74LVC2G241 器件被組織為兩個具有獨立輸出使能（1OE，2OE）輸入的 1 位線路驅動器。當 1OE 為低電平，2OE 為高電平時，該器件將來自 A 輸入的數據傳遞到 Y 輸出。當 1OE 為高電平，2OE 為低電平時，輸出處于高阻抗狀態。

為了確保在上電或斷電期間處于高阻抗狀態，應通過上拉電阻器將 OE 接到 VCC，通過下拉電阻器將 OE 接地；此電阻器的最小值由驅動器的灌電流能力或拉電流能力決定。

該器件完全 適用于 使用 Ioff 的不完全斷電應用。Ioff 電路會禁用輸出，從而在器件掉電時防止電流回流損壞器件。

此雙路緩沖器和線路驅動器適用于 1.65V 至 5.5V VCC 運行環境。

SN74LVC2G241 器件設計用于提高三態存儲器地址驅動器、時鐘驅動器以及總線導向接收器和發射器的性能和密度。

NanoFree 封裝技術是 IC 封裝概念的一項重大突破，它將硅晶片用作封裝。

SN74LVC2G241 器件被組織為兩個具有獨立輸出使能（1OE，2OE）輸入的 1 位線路驅動器。當 1OE 為低電平，2OE 為高電平時，該器件將來自 A 輸入的數據傳遞到 Y 輸出。當 1OE 為高電平，2OE 為低電平時，輸出處于高阻抗狀態。

為了確保在上電或斷電期間處于高阻抗狀態，應通過上拉電阻器將 OE 接到 VCC，通過下拉電阻器將 OE 接地；此電阻器的最小值由驅動器的灌電流能力或拉電流能力決定。

該器件完全 適用于 使用 Ioff 的不完全斷電應用。Ioff 電路會禁用輸出，從而在器件掉電時防止電流回流損壞器件。
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產品

open-in-new 比較替代產品
功能與比較器件相同，且具有相同引腳
SN74AUP2G07 正在供貨 具有漏極開路輸出的 2 通道、0.8V 至 3.6V 低功耗緩沖器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 30
類型 標題 下載最新的英語版本 日期
* 數據表 SN74LVC2G241 帶三態輸出的雙路緩沖器和驅動器 數據表 (Rev. P) PDF | HTML 英語版 (Rev.P) PDF | HTML 2019年 5月 20日
應用手冊 慢速或浮點 CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 How to Select Little Logic (Rev. A) 2016年 7月 26日
應用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語版本 (Rev.G) 2012年 7月 16日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應用手冊 CMOS 非緩沖反向器在振蕩器電路中的使用 英語版 2006年 3月 23日
應用手冊 選擇正確的電平轉換解決方案 (Rev. A) 英語版 (Rev.A) 2006年 3月 23日
產品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用戶指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
應用手冊 Texas Instruments Little Logic Application Report 2002年 11月 1日
應用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文獻資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
應用手冊 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
應用手冊 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文獻資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
應用手冊 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
應用手冊 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
應用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應用手冊 LVC Characterization Information 1996年 12月 1日
應用手冊 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
應用手冊 Live Insertion 1996年 10月 1日
設計指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
應用手冊 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

5-8-LOGIC-EVM — 支持 5 至 8 引腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模塊

靈活的 EVM 設計用于支持具有 5 至 8 引腳數且采用 DCK、DCT、DCU、DRL 或 DBV 封裝的任何器件。
用戶指南: PDF
TI.com 上無現貨
仿真模型

SN74LVC2G241 Behavioral SPICE Model

SCEM614.ZIP (7 KB) - PSpice Model
下載
仿真模型

SN74LVC2G241 IBIS Model (Rev. A)

SCEM291A.ZIP (52 KB) - IBIS Model
下載
仿真模型

SN74LVC2G241 TINA-TI (Rev. A)

SCEM614A.ZIP (2 KB) - PSpice Model
下載
參考設計

TIDEP0076 — 基于 AM572x 處理器并采用 DLP? 結構光的 3D 機器視覺參考設計

TIDEP0076 3D 機器視覺設計說明了一種基于結構光原理的嵌入式 3D 掃描儀。將數碼相機與 Sitara? AM57xx 處理器片上系統 (SoC) 搭配使用，采集基于 DLP4500 的投影儀發出的反射光圖案。已采集圖形的后續處理、物體的 3D 點云計算及其 3D 可視化均可在 AM57xx 處理器 SoC 內執行。此設計提供了一種嵌入式解決方案。相對于基于主機 PC 的實現方案，此設計具有功耗、簡潔性、成本和尺寸等方面的優勢。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-00299 — EtherCAT 從屬設備和多協議工業以太網參考設計

此參考設計實現了經成本優化且具有連接到應用處理器的 SPI 接口的高 EMC 抗擾性 EtherCAT 從站（雙端口）。該硬件設計能夠利用 AMIC110 工業通信處理器來支持多協議工業以太網和現場總線。該設計由 5V 單電源供電；PMIC 生成所有必要的板載軌道。EtherCAT 從站堆棧可以在 AMIC110 上運行，也可以通過串行外設接口 (SPI) 在應用處理器上運行。利用硬件開關，可對 AMIC110 進行配置，以從 SPI 閃存引導或通過 SPI 從應用處理器引導 EtherCAT 從固件。該設計已通過運行 EtherCAT 主站的標準工業 PLC 進行了 IEC61800-3 (...)
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01568 — 適用于應用處理器的 12mm x 12mm、5 軌電源時序參考設計

該參考設計展示經過驗證的經濟實惠型電源時序解決方案，適用于應用處理器或高性能控制平臺。該設計支持 5 個不同的電壓軌，并通過 12mm× 12mm 的布局空間進行了優化。該設計還能夠調節延遲時間并為每個電壓軌重新配置特定的電壓電平，以適應不同的輸入電容器和不同處理器的要求。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-010032 — 支持以太網和 6LoWPAN 射頻網狀等網絡的通用數據集中器參考設計

基于 IPv6 的電網通信正在成為智能儀表和電網自動化等工業市場和應用領域的標準選擇。通用數據集中器設計提供一套基于 IPv6 的完整網絡解決方案，集成了以太網主干通信、6LoWPAN 射頻網狀網絡、RS-485 等功能。這些基于 6LoWPAN 的網狀網絡可解決一些關鍵問題，例如符合標準的互操作性、可靠性和遠距離連接。此設計可實現使用通過以太網主干通信訪問的 Web 服務器來遠程控制和監控終端設備。它還提供 3.3V 和 5V 電壓軌以及多種外設接口，可通過擴展實現更高的連接能力，例如寬帶電力線通信 (PLC)、蜂窩和 Wi-Fi? 連接。
設計指南: PDF
原理圖: PDF
參考設計

TIDEP0046 — 關于 AM57x 使用 OpenCL 實現 DSP 加速的蒙特卡羅模擬參考設計

TI 基于 ARM? Cortex?-A15 的高性能 AM57x 處理器還集成了 C66x DSP。這些 DSP 旨在處理工業、汽車和金融應用中通常需要的高信號和數據處理任務。AM57x OpenCL 實施方案便于用戶利用 DSP 加速來執行高度計算任務，同時使用標準編程模型和語言，從而無需深度了解 DSP 架構。TIDEP0046 TI 參考設計舉例說明了如何使用 DSP 加速來利用標準 C/C++ 代碼生成極長的普通隨機數序列。
設計指南: PDF
原理圖: PDF
參考設計

TIDEP0047 — 采用 TI AM57x 處理器時的電源和散熱設計注意事項參考設計

這是一個基于 AM57x 處理器和配套的 TPS659037 電源管理集成電路 (PMIC) 的參考設計。此設計特別強調了使用 AM57x 和 TPS659037 設計的系統的重要電源和熱設計注意事項和技術。它包括有關電源管理設計、配電網絡 (PDN) 設計注意事項、熱設計注意事項、估計功耗和功耗摘要的參考資料和文檔。
設計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
DSBGA (YZP) 8 Ultra Librarian
SSOP (DCT) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻