產品詳情

Technology family HC Number of channels 1 Operating temperature range (°C) -40 to 85 Rating Catalog Supply current (max) (μA) 80
Technology family HC Number of channels 1 Operating temperature range (°C) -40 to 85 Rating Catalog Supply current (max) (μA) 80
PDIP (N) 16 181.42 mm2 19.3 x 9.4 SOIC (D) 16 59.4 mm2 9.9 x 6 SOP (NS) 16 79.56 mm2 10.2 x 7.8 SSOP (DB) 16 48.36 mm2 6.2 x 7.8 TSSOP (PW) 16 32 mm2 5 x 6.4
  • 專門針對高速存儲器解碼器和數據傳輸系統
  • 寬工作電壓范圍（2V 至 6V）
  • 輸出可驅動多達 10 個低功耗肖特基晶體管邏輯電路 (LSTTL) 負載
  • 低功耗，ICC 最大值為 80μA
  • tpd典型值 = 15ns
  • ±4mA 輸出驅動 （在 5V 時）
  • 低輸入電流，最大值為 1μA
  • 低電平有效輸出（所選輸出為低電平）
  • 納入三個使能輸入以簡化級聯或數據接收
  • 專門針對高速存儲器解碼器和數據傳輸系統
  • 寬工作電壓范圍（2V 至 6V）
  • 輸出可驅動多達 10 個低功耗肖特基晶體管邏輯電路 (LSTTL) 負載
  • 低功耗，ICC 最大值為 80μA
  • tpd典型值 = 15ns
  • ±4mA 輸出驅動 （在 5V 時）
  • 低輸入電流，最大值為 1μA
  • 低電平有效輸出（所選輸出為低電平）
  • 納入三個使能輸入以簡化級聯或數據接收

SNx4HC138 器件設計用于需要極短傳播延遲時間的高性能存儲器解碼或數據路由應用。在高性能存儲系統中，可使用此類解碼器來盡可能地消除系統解碼的影響。與使用高速使能電路的高速存儲器一起使用時，這些解碼器的延遲時間和存儲器的使能時間通常小于存儲器的典型存取時間。這意味著解碼器引起的有效系統延遲可以忽略不計。

SNx4HC138 器件設計用于需要極短傳播延遲時間的高性能存儲器解碼或數據路由應用。在高性能存儲系統中，可使用此類解碼器來盡可能地消除系統解碼的影響。與使用高速使能電路的高速存儲器一起使用時，這些解碼器的延遲時間和存儲器的使能時間通常小于存儲器的典型存取時間。這意味著解碼器引起的有效系統延遲可以忽略不計。
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 16
類型 標題 下載最新的英語版本 日期
* 數據表 SNx4HC138 3 線路至 8 線路解碼器/多路信號分離器 數據表 (Rev. G) PDF | HTML 英語版 (Rev.G) PDF | HTML 2021年 12月 15日
應用手冊 慢速或浮點 CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
應用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
應用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應用手冊 使用邏輯器件進行設計 (Rev. C) 1997年 6月 1日
應用手冊 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
應用手冊 Live Insertion 1996年 10月 1日
應用手冊 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
應用手冊 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模塊

14-24-LOGIC-EVM 評估模塊 (EVM) 設計用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。

用戶指南: PDF | HTML
英語版 (Rev.B): PDF | HTML
TI.com 上無現貨
封裝 引腳 CAD 符號、封裝和 3D 模型
PDIP (N) 16 Ultra Librarian
SOIC (D) 16 Ultra Librarian
SOP (NS) 16 Ultra Librarian
SSOP (DB) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻