產品詳情

Technology family ALVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 4 IOL (max) (mA) 24 Supply current (max) (μA) 10 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family ALVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 4 IOL (max) (mA) 24 Supply current (max) (μA) 10 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 14 51.9 mm2 8.65 x 6 SOP (NS) 14 79.56 mm2 10.2 x 7.8 TSSOP (PW) 14 32 mm2 5 x 6.4 TVSOP (DGV) 14 23.04 mm2 3.6 x 6.4
  • Operates From 1.65 V to 3.6 V
  • Max tpd of 2.8 ns at 3.3 V
  • ±24-mA Output Drive at 3.3 V
  • Latch-Up Performance Exceeds 250 mA Per JESD 17
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Operates From 1.65 V to 3.6 V
  • Max tpd of 2.8 ns at 3.3 V
  • ±24-mA Output Drive at 3.3 V
  • Latch-Up Performance Exceeds 250 mA Per JESD 17
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This quadruple bus buffer gate is designed for 1.65-V to 3.6-V VCC operation.

The SN74ALVC125 features independent line drivers with 3-state outputs. Each output is disabled when the associated output-enable (OE)\ input is high.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

This quadruple bus buffer gate is designed for 1.65-V to 3.6-V VCC operation.

The SN74ALVC125 features independent line drivers with 3-state outputs. Each output is disabled when the associated output-enable (OE)\ input is high.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產品

open-in-new 比較替代產品
功能與比較器件相同，且具有相同引腳
SN74LVC125A 正在供貨 具有三態輸出的四通道 1.65V 至 3.6V 緩沖器 Larger voltage range (1.65V to 5.5V)

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 20
類型 標題 下載最新的英語版本 日期
* 數據表 SN74ALVC125 數據表 (Rev. H) 2004年 9月 17日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
應用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
用戶指南 ALVC Advanced Low-Voltage CMOS Including SSTL, HSTL, And ALB (Rev. B) 2002年 8月 1日
更多文獻資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
應用手冊 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
應用手冊 Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
應用手冊 TI SN74ALVC16835 Component Specification Analysis for PC100 1998年 8月 3日
應用手冊 Logic Solutions for PC-100 SDRAM Registered DIMMs (Rev. A) 1998年 5月 13日
應用手冊 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
應用手冊 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
應用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應用手冊 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
應用手冊 Live Insertion 1996年 10月 1日
應用手冊 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模塊

14-24-LOGIC-EVM 評估模塊 (EVM) 設計用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。

用戶指南: PDF | HTML
英語版 (Rev.B): PDF | HTML
TI.com 上無現貨
仿真模型

HSPICE MODEL OF SN74ALVC125

SCEJ216.ZIP (97 KB) - HSpice Model
下載
仿真模型

SN74ALVC125 Behavioral SPICE Model

SCEM765.ZIP (7 KB) - PSpice Model
下載
仿真模型

SN74ALVC125 IBIS Model

SCEM243.ZIP (45 KB) - IBIS Model
下載
參考設計

TIDA-00195 — 用于三相逆變器系統的隔離式 IGBT 柵極驅動器評估平臺參考設計

TIDA-00195 參考設計包括一個 22kW 功率級以及 TI 全新的增強型隔離式 IGBT 柵極驅動器 ISO5852S（適用于各種應用中的電機控制）。此設計可對三相逆變器（其中整合了額定電壓為 1200V、額定電流范圍為 50A-200A 的 IGBT 模塊）中的 ISO5852S 進行性能評估。

評估的一些重要功能和性能包括使用 DESAT 檢測的短路保護、軟關斷、在不同逆變器 dv/dt 下的有源米勒鉗位的有效性以及 IGBT 柵極驅動器的源自可調速電氣電力驅動系統 (IEC61800-3) 的系統級 ESD/EFT 性能。Piccolo Launch Pad (...)

用戶指南: PDF
原理圖: PDF
英語版 (Rev.A): PDF
參考設計

TIDEP0036 — 采用 TMS320C6657 實現的高效 OPUS 編解碼器解決方案參考設計

TIDEP0036 參考設計演示了如何在 TMS320C6657 器件上輕松運行經 TI 優化的 Opus 編碼器/解碼器。由于 Opus 支持各類比特率、幀大小和采樣率且均延遲極低，因而適用于語音通信、聯網音頻甚至高性能音頻處理應用。較之 ARM 等通用處理器，此設計還通過在 DSP 上實現 Opus 編解碼器來提升性能。根據通用處理器上所運行代碼的優化級別，通過在 C66x TI DSP 核心上實現 Opus 編解碼器即可提供 3 倍于 ARM CORTEX A-15 方案的性能。
設計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
SOIC (D) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻