SN74AHC1G04

正在供貨

單路 2V 至 5.5V 反相器

產(chǎn)品詳情

Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (μA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (μA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm2 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm2 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm2 2 x 2.1
  • 工作電壓范圍為 2V 至 5.5V
  • 5V 時 tpd 最大值為 6.5ns
  • 低功耗,ICC 最大值為 10μA
  • 5V 下的輸出驅(qū)動為 ±8mA
  • 所有輸入端均采用施密特觸發(fā)器,使得電路能夠承受較慢的輸入上升和下降時間
  • 閂鎖性能超過 250mA,符合 JESD 17 規(guī)范
  • 工作電壓范圍為 2V 至 5.5V
  • 5V 時 tpd 最大值為 6.5ns
  • 低功耗,ICC 最大值為 10μA
  • 5V 下的輸出驅(qū)動為 ±8mA
  • 所有輸入端均采用施密特觸發(fā)器,使得電路能夠承受較慢的輸入上升和下降時間
  • 閂鎖性能超過 250mA,符合 JESD 17 規(guī)范

SN74AHC1G04 包含一個反相器門。該器件執(zhí)行布爾函數(shù) Y = A。

SN74AHC1G04 包含一個反相器門。該器件執(zhí)行布爾函數(shù) Y = A。

下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產(chǎn)品

功能與比較器件相同,且具有相同引腳
SN74LVC1G04 正在供貨 單通道 1.65V 至 5.5V 逆變器 Shorter average propagation delay (5.5ns), higher average drive strength (24mA)

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 24
類型 標(biāo)題 下載最新的英語版本 日期
* 數(shù)據(jù)表 SN74AHC1G04 單路反相器門 數(shù)據(jù)表 (Rev. V) PDF | HTML 英語版 (Rev.V) PDF | HTML 2024年 2月 1日
應(yīng)用手冊 慢速或浮點 CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
產(chǎn)品概述 使用離散邏輯的可配置定時復(fù)位 (Rev. A) PDF | HTML 英語版 (Rev.A) PDF | HTML 2023年 5月 15日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應(yīng)用手冊 How to Select Little Logic (Rev. A) 2016年 7月 26日
應(yīng)用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語版本 (Rev.G) 2012年 7月 16日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應(yīng)用手冊 選擇正確的電平轉(zhuǎn)換解決方案 (Rev. A) 英語版 (Rev.A) 2006年 3月 23日
產(chǎn)品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
應(yīng)用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
應(yīng)用手冊 Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
應(yīng)用手冊 Texas Instruments Little Logic Application Report 2002年 11月 1日
應(yīng)用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
設(shè)計指南 AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
應(yīng)用手冊 Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
產(chǎn)品概述 Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
應(yīng)用手冊 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
應(yīng)用手冊 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
應(yīng)用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應(yīng)用手冊 Live Insertion 1996年 10月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設(shè)計和開發(fā)

如需其他信息或資源,請點擊以下任一標(biāo)題進(jìn)入詳情頁面查看(如有)。

評估板

5-8-LOGIC-EVM — 支持 5 至 8 引腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模塊

靈活的 EVM 設(shè)計用于支持具有 5 至 8 引腳數(shù)且采用 DCK、DCT、DCU、DRL 或 DBV 封裝的任何器件。
用戶指南: PDF
TI.com 上無現(xiàn)貨
仿真模型

SN74AHC1G04 Behavioral SPICE Model

SCLM274.ZIP (7 KB) - PSpice Model
仿真模型

SN74AHC1G04 IBIS Model

SCLM003.ZIP (13 KB) - IBIS Model
仿真模型

SN74AHC1G04 TINA-TI Reference Design

SCLM113.TSC (25 KB) - TINA-TI Reference Design
仿真模型

SN74AHC1G04 TINA-TI Spice Model

SCLM114.ZIP (3 KB) - TINA-TI Spice Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM028.ZIP (6 KB) - IBIS Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM029.ZIP (5 KB) - IBIS Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM030.ZIP (6 KB) - IBIS Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM031.ZIP (5 KB) - IBIS Model
參考設(shè)計

TIDA-01434 — 適用于 24 位 ADC 的無變壓器、雙極隔離式電源參考設(shè)計

此隔離式 3.65mm 薄型參考設(shè)計采用 24 位 Δ-Σ 模數(shù)轉(zhuǎn)換器 (ADC),可實現(xiàn)高度集成的雙極性輸入和高性能解決方案。現(xiàn)代模擬輸入模塊在不同的方面都需要高性能,例如以相同的空間大小提供更高的通道密度,因此同時也要求具有更低的功耗和更寬的工作溫度范圍。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01056 — 用于在最大限度地減小 EMI 的同時優(yōu)化供電效率的 20 位 1MSPS DAQ 參考設(shè)計

該參考設(shè)計適用于高性能數(shù)據(jù)采集 (DAQ) 系統(tǒng),它優(yōu)化了功率級,可降低功耗并最大程度地減小開關(guān)穩(wěn)壓器的 EMI 影響(通過使用 LMS3635-Q1 降壓轉(zhuǎn)換器)。? 與 LM53635 降壓轉(zhuǎn)換器相比,該參考設(shè)計可在最輕負(fù)載電流下將效率提高 7.2%,從而實現(xiàn) 125.25dB 的 SFDR、99dB 的 SNR 和 16.1 的 ENOB。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01054 — 用于消除高性能 DAQ 系統(tǒng)中 EMI 影響的多軌電源參考設(shè)計

TIDA-01054 參考設(shè)計借助 LM53635 降壓轉(zhuǎn)換器,幫助消除 EMI 對 16 位以上數(shù)據(jù)采集 (DAQ) 系統(tǒng)的性能降級影響。降壓轉(zhuǎn)換器使設(shè)計人員能夠?qū)㈦娫唇鉀Q方案部署在信號路徑附近,既避免 EMI 導(dǎo)致的噪聲劣化問題,又節(jié)省電路板空間。該設(shè)計使用 20 位、1-MSPS SAR ADC 實現(xiàn) 100.13 dB 的系統(tǒng) SNR 性能,幾乎與使用外部電源時的 100.14 dB SNR 性能相當(dāng)。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-070005 — 3 至 7V 輸入電壓、24A 輸出電流、0.95 輸出電壓、航天級均流負(fù)載點 (POL) 參考設(shè)計

這是一款 24A 直流/直流航空級電源硬件參考設(shè)計。

隨著 FPGA 和 ASIC 技術(shù)的進(jìn)步,核心電壓要求越來越低,但電流需求卻越來越大。最新的航空級 FPGA 和 ASICS 需要低電壓和大電流來滿足其核心功耗要求。這些高電流要求推動了對航天級直流/直流功率轉(zhuǎn)換電路的需求。

設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01055 — 適用于高性能 DAQ 系統(tǒng)的 ADC 電壓基準(zhǔn)緩沖器優(yōu)化參考設(shè)計

適用于高性能 DAQ 系統(tǒng)的 TIDA-01055 參考設(shè)計采用了 TI OPA837 高速運算放大器優(yōu)化 ADC 參考緩沖器,以提高 SNR 性能并降低功耗。該器件采用復(fù)合緩沖器配置,功耗比傳統(tǒng)運算放大器提高了 22%。具有集成緩沖器的電壓基準(zhǔn)源通常缺乏在高通道數(shù)系統(tǒng)中實現(xiàn)出色性能所需的驅(qū)動強(qiáng)度。? 該參考設(shè)計可驅(qū)動多個 ADC,并使用 18 位、2-MSPS SAR ADC 實現(xiàn)了 15.77 位的系統(tǒng) ENOB。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01057 — 用于最大限度提高 20 位 ADC 的信號動態(tài)范圍以實現(xiàn)真正 10Vpp 差分輸入的參考設(shè)計

該參考設(shè)計專為高性能數(shù)據(jù)采集 (DAQ) 系統(tǒng)設(shè)計,用于提高 20 位差分輸入 ADC 的動態(tài)范圍。許多 DAQ 系統(tǒng)都需要具有寬 FSR(滿標(biāo)量程范圍)測量能力,以獲得足夠的信號動態(tài)范圍。SAR ADC 的許多早期參考設(shè)計都采用了 THS4551 FDA(全差分放大器)。然而,THS4551 的最大電源電壓被限制為 5.4V,這不足以實現(xiàn)最大程度地提高具有 5V 基準(zhǔn)電壓的 SAR ADC 的動態(tài)范圍所需的真正 10Vpp 差分輸出 (10V FSR)。該參考設(shè)計實現(xiàn)了 TI 的最新 THS4561 FDA(最大電源電壓為 12.6V),并探索了真正 10Vpp (...)
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01037 — 可實現(xiàn)極大 SNR 和采樣率的 20 位、1MSPS 隔離器優(yōu)化型數(shù)據(jù)采集參考設(shè)計

TIDA-01037 是一款 20 位、1MSPS 隔離式模擬輸入數(shù)據(jù)采集參考設(shè)計,使用兩種不同隔離器器件,以更大限度地提高信號鏈 SNR 和采樣率性能。對于需要低抖動的信號(例如 ADC 采樣時鐘),可使用 TI 的 ISO73xx 系列低抖動器件,而 TI 的高速 ISO78xx 系列器件則用于更大限度地提高數(shù)據(jù)采樣率。通過結(jié)合這兩種隔離器解決方案、可跨隔離邊界最大限度地降低采樣時鐘抖動,使高頻性能得到顯著提高,并且可通過更大限度地提高隔離器信號傳輸速率來提高數(shù)據(jù)吞吐量。可以使用 TI 的高級 ADC multiSPITM (...)
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01051 — 針對自動測試設(shè)備優(yōu)化 FPGA 利用率和數(shù)據(jù)吞吐量的參考設(shè)計

TIDA-01051 參考設(shè)計用于演示超高通道數(shù)的數(shù)據(jù)采集 (DAQ) 系統(tǒng)(如用在自動測試設(shè)備 (ATE) 中的系統(tǒng))經(jīng)過優(yōu)化的通道密度、集成、功耗、時鐘分配和信號鏈性能。利用串行器(如 TI DS90C383B)將多個同步采樣 ADC 輸出與多個 LVDS 線路相結(jié)合,可顯著減少主機(jī) FPGA 必須處理的引腳數(shù)量。? 因此,單個 FPGA 可處理的 DAQ 通道數(shù)量顯著增加,而且電路板布線的復(fù)雜度大幅降低。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01050 — 適用于 18 位 SAR 數(shù)據(jù)轉(zhuǎn)換器的優(yōu)化模擬前端 DAQ 系統(tǒng)參考設(shè)計

TIDA-01050 參考設(shè)計旨在改善通常與自動測試設(shè)備相關(guān)的集成、功耗、性能以及時鐘問題。該設(shè)計適用于所有 ATE 系統(tǒng),尤其適合需要大量輸入通道的系統(tǒng)。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDA-01052 — 使用負(fù)電源輸入改進(jìn)滿量程 THD 的 ADC 驅(qū)動器參考設(shè)計

TIDA-01052 參考設(shè)計旨在突顯在模擬前端驅(qū)動器放大器而不是接地上使用負(fù)電壓軌系統(tǒng)性能提高。此概念與所有模擬前端相關(guān),但此設(shè)計專門針對自動測試設(shè)備。
設(shè)計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian

訂購和質(zhì)量

包含信息:
  • RoHS
  • REACH
  • 器件標(biāo)識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息:
  • 制造廠地點
  • 封裝廠地點

支持和培訓(xùn)

視頻