LP2998

正在供貨

具有關斷引腳的 1.5A DDR 終端穩壓器

產品詳情

Product type DDR Vin (min) (V) 1.35 Vin (max) (V) 5.5 Vout (min) (V) 0.656 Vout (max) (V) 0.698 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (°C) -40 to 125 Iq (typ) (mA) 0.32 DDR memory type DDR, DDR2, DDR3, DDR3L
Product type DDR Vin (min) (V) 1.35 Vin (max) (V) 5.5 Vout (min) (V) 0.656 Vout (max) (V) 0.698 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (°C) -40 to 125 Iq (typ) (mA) 0.32 DDR memory type DDR, DDR2, DDR3, DDR3L
HSOIC (DDA) 8 29.4 mm2 4.9 x 6 SOIC (D) 8 29.4 mm2 4.9 x 6
  • AEC-Q100 Test Guidance with the following results
    (SO PowerPAD-8):
    • Device HBM ESD Classification Level H1C
    • Junction Temperature Range –40°C to 125°C
  • 1.35 V Minimum VDDQ
  • Source and Sink Current
  • Low Output Voltage Offset
  • No External Resistors Required
  • Linear Topology
  • Suspend to Ram (STR) Functionality
  • Low External Component Count
  • Thermal Shutdown
  • AEC-Q100 Test Guidance with the following results
    (SO PowerPAD-8):
    • Device HBM ESD Classification Level H1C
    • Junction Temperature Range –40°C to 125°C
  • 1.35 V Minimum VDDQ
  • Source and Sink Current
  • Low Output Voltage Offset
  • No External Resistors Required
  • Linear Topology
  • Suspend to Ram (STR) Functionality
  • Low External Component Count
  • Thermal Shutdown

The LP2998 linear regulator is designed to meet JEDEC SSTL-2 and JEDEC SSTL-18 specifications for termination of DDR-SDRAM and DDR2 memory. The device also supports DDR3 and DDR3L VTT bus termination with VDDQ min of 1.35 V. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5 A continuous current and transient peaks up to 3 A in the application as required for DDR-SDRAM termination. The LP2998 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.

An additional feature found on the LP2998 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.

The LP2998 linear regulator is designed to meet JEDEC SSTL-2 and JEDEC SSTL-18 specifications for termination of DDR-SDRAM and DDR2 memory. The device also supports DDR3 and DDR3L VTT bus termination with VDDQ min of 1.35 V. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5 A continuous current and transient peaks up to 3 A in the application as required for DDR-SDRAM termination. The LP2998 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.

An additional feature found on the LP2998 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 11
類型 標題 下載最新的英語版本 日期
* 數據表 LP2998/LP2998-Q1 DDR Termination Regulator 數據表 (Rev. K) PDF | HTML 2014年 8月 20日
應用手冊 DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 2020年 7月 9日
應用手冊 Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
EVM 用戶指南 AN-1813 LP2998 Evaluation Board (Rev. A) 2013年 5月 7日
應用手冊 AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) 2013年 5月 6日
應用手冊 Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 2010年 4月 28日
應用手冊 Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices 2010年 4月 20日
應用手冊 Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) 2010年 3月 31日
應用手冊 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
應用手冊 Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs 2010年 3月 26日
應用手冊 TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers 2010年 3月 26日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

LP2998EVAL — 用于 LP2998 的評估板

The LP2998 evaluation board is designed to provide the design Engineer with a fully functional prototype system in which to evaluate the LP2998 in both a static environment and with a complete memory system.

用戶指南: PDF
TI.com 上無現貨
仿真模型

LP2998 PSPICE Transient Model (Rev. B)

SNVM695B.ZIP (48 KB) - PSpice Model
下載
仿真模型

LP2998 TINA-TI Transient Reference Design

SNVMB49.TSC (599 KB) - TINA-TI Reference Design
下載
仿真模型

LP2998 TINA-TI Transient Spice Model

SNVMB48.ZIP (39 KB) - TINA-TI Spice Model
下載
仿真模型

LP2998 Unencrypted PSpice Model

SNVMAF5.ZIP (7 KB) - PSpice Model
下載
參考設計

TIDA-010011 — 適用于保護繼電器處理器模塊的高效電源架構參考設計

該參考設計展示了各種電源架構，這些架構可為需要 >1A 負載電流和高效率的應用處理器模塊生成多個電壓軌。所需的電源通過來自背板的 5V、12V 或 24V 直流輸入生成。電源通過帶集成 FET 的直流/直流轉換器生成并且使用帶集成電感器的電源模塊以減小尺寸。此設計采用 HotRod? 封裝類型，適用于需要低 EMI 的應用，也非常適合設計時間受限的應用。其他功能包括 DDR 端接穩壓器、輸入電源 OR-ing、電壓時序控制、過載保護電子保險絲以及電壓和負載電流監控。該設計可以用于處理器、數字信號處理器和現場可編程門陣列。該設計已依照 CISPR22 標準針對輻射發射進行了測試，符合 A (...)
原理圖: PDF
參考設計

PMP10600 — Xilinx® Zynq®7000 系列 (XC7Z015) 電源解決方案 (5W) - 參考設計

此 PMP10600.1 參考設計提供為 Xilinx? Zynq? 7000 系列 (XC7Z015) FPGA 供電時所需的所有電源軌。此設計使用多個 LMZ3 系列模塊、多個 LDO 和一個 DDR 終端穩壓器。它還具有一個用于加電和斷電排序的 LM3880。此設計采用 12V 輸入電壓。
測試報告: PDF
原理圖: PDF
參考設計

PMP10601 — Xilinx® Zynq®7000 系列 (XC7Z015) 電源解決方案 (8W) - 參考設計

PMP10601 參考設計提供為 Xilinx? Zynq? 7000 系列 (XC7Z015) FPGA 供電時所需的所有電源軌。此設計使用多個 LMZ3 系列模塊、多個 LDO 和一個 DDR 終端穩壓器提供為 FPGA 供電時所需的所有電源軌。它還具有一個用于加電和斷電排序的 LM3880。此設計采用 12V 輸入電壓。
測試報告: PDF
原理圖: PDF
參考設計

PMP9766 — 具有有源電池平衡功能的超級電容備用電源參考設計

此參考設計介紹了一個備用電源電路，該電路通過使用降壓-升壓轉換器和兩個堆疊的超級電容器來實現電源中斷時的瞬時保護。該實施方案基于完全集成的 TPS63020 降壓-升壓轉換器電路，從而維持較小的總體解決方案尺寸。該設計還提供一個有源電池平衡電路。此配置已經過測試，附帶完整的測試報告和運行說明。
測試報告: PDF
原理圖: PDF
參考設計

PMP10630 — Xilinx Kintex UltraScale XCKU040 FPGA 電源解決方案，6W 參考設計

PMP10630 參考設計是 Xilinx? Kintex? UltraScale? XCKU040 FPGA 的完整高密度電源解決方案。此設計采用 SIMPLE SWITCHER? 模塊與 LDO 的最佳組合，以 36 x 43 mm（1.4 x 1.7 英寸）的較小解決方案尺寸提供所有必要的電壓軌。此設計包含為內核電壓軌供電的 LMZ31704 LMZ3 系列模塊以及三個 LMZ21700/1 Nano 系列模塊。此設計使用 LM3880 序列發生器來管理正確的電源定序，此外還包含帶 LP2998 DDR 終端穩壓器的 DDR3 (...)
測試報告: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
HSOIC (DDA) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。

支持和培訓

視頻