LMK00804B
- 4 個具有 7Ω 輸出阻抗的 LVCMOS/LVTTL 輸出
- 附加抖動：125MHz 時為 0.04ps RMS（典型值）
- 噪底：125MHz 時為 –166dBc/Hz（典型值）
- 輸出頻率：350MHz（最大值）
- 輸出偏移：35ps（最大值）
- 部件間偏移：700ps（最大值）
- 兩個可選輸入
- CLK、nCLK 對接受 LVPECL、LVDS、HCSL、SSTL、LVHSTL 或 LVCMOS/LVTTL
- LVCMOS_CLK 接受 LVCMOS/LVTTL
- 同步時鐘啟用
- 內核/輸出電源：
- 3.3V/3.3V
- 3.3V/2.5V
- 3.3V/1.8V
- 3.3V/1.5V
- 封裝：16 引線薄型小尺寸封裝 (TSSOP)
- 工業溫度范圍：-40oC 至 +85oC
應用
- 無線和有線基礎設施
- 網絡和數據通信
- 服務器和計算
- 醫療成像
- 便攜式測試和測量
- 高端 A/V
All trademarks are the property of their respective owners.
LMK00804B 是一款低偏移、高性能時鐘扇出緩沖器，可通過兩個可選輸入（可接受差分輸入或單端輸入）之一分配至多 4 個 LVCMOS/LVTTL 輸出（3.3V、2.5V、1.8V 或 1.5V 四種電平）。 時鐘使能輸入在內部同步，以便在時鐘使能端子被置為有效或置為無效時消除輸出上的欠幅脈沖或毛刺脈沖。 禁用時鐘后，輸出將保持邏輯低電平狀態。 單獨的輸出使能端子可控制輸出處于激活狀態或高阻態。 LMK00804B 具有低附加抖動和相位噪底，且兼具可靠的輸出和部件間偏移特性，因此非常適合對高性能和可重復性有嚴格要求的應用。
有關 CDCLVC1310 和 LMK00725 部件的介紹，另請參見。
技術文檔
未找到結果。請清除搜索并重試。
查看全部 2 | 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | LMK00804B 低偏移 1 到 4 多路復用 差動/LVCMOS 到 LVCMOS/TTL 扇出緩沖器 數據表 (Rev. A) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2014年 12月 2日 |
| EVM 用戶指南 | LMK00804BEVM User’s Guide | 2014年 6月 27日 |
設計和開發
如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。
評估板
LMK00804B-Q1EVM — 四輸出低抖動差分/LVCMOS 至 LVCMOS 扇出緩沖器評估板
LMK00804B-Q1 是一款低偏移、高性能時鐘扇出緩沖器，可提供最多四個 LVCMOS/LVTTL 輸出（3.3V、2.5V、1.8V 或 1.5V 電平）。? 時鐘來自可接受差分或單端輸入信號的兩個可選輸入之一。LMK00804B-Q1 評估模塊 (EVM) 旨在展示 LMK00804B 器件的功能和電氣性能。? 為獲得最佳性能，此評估板配備了 50Ω 的 SMA 連接器和 50Ω 的受控布線阻抗。
用戶指南: PDF
評估板
LMK00804BEVM — LMK00804BEVM 4 輸出低抖動差動/LVCMOS 到 LVCMOS 扇出緩沖器評估板
LMK00804B 是一種低偏差高性能的時鐘扇出緩沖器，可提供最多四種 LVCMOS/LVTTL 輸出（3.3V、2.5V、1.8V 或 1.5V 電平）。時鐘來自可接受差動或單端輸入信號的兩個可選輸入之中的一個。此評估模塊 (EVM) 旨在演示 LMK00804B 器件的功能和電氣性能。為獲得最佳性能，此評估板配備了 50 歐姆的 SMA 連接器和 50 歐姆的控制阻抗跡線。
用戶指南: PDF
設計工具
CLOCK-TREE-ARCHITECT — 時鐘樹架構編程軟件
時鐘樹架構是一款時鐘樹綜合工具，可根據您的系統要求生成時鐘樹解決方案，從而幫助您簡化設計流程。該工具從龐大的時鐘產品數據庫中提取數據，然后生成系統級多芯片時鐘解決方案。
模擬工具
PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具
PSpice? for TI 可提供幫助評估模擬電路功能的設計和仿真環境。此功能齊全的設計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業內超大的模型庫之一，涵蓋我們的模擬和電源產品系列以及精選的模擬行為模型。
借助?PSpice for TI 的設計和仿真環境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發成本。?
在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
借助?PSpice for TI 的設計和仿真環境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發成本。?
在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
參考設計
TIDA-01056 — 用于在最大限度地減小 EMI 的同時優化供電效率的 20 位 1MSPS DAQ 參考設計
該參考設計適用于高性能數據采集 (DAQ) 系統，它優化了功率級，可降低功耗并最大程度地減小開關穩壓器的 EMI 影響（通過使用 LMS3635-Q1 降壓轉換器）。? 與 LM53635 降壓轉換器相比，該參考設計可在最輕負載電流下將效率提高 7.2%，從而實現 125.25dB 的 SFDR、99dB 的 SNR 和 16.1 的 ENOB。
參考設計
TIDA-01054 — 用于消除高性能 DAQ 系統中 EMI 影響的多軌電源參考設計
TIDA-01054 參考設計借助 LM53635 降壓轉換器，幫助消除 EMI 對 16 位以上數據采集 (DAQ) 系統的性能降級影響。降壓轉換器使設計人員能夠將電源解決方案部署在信號路徑附近，既避免 EMI 導致的噪聲劣化問題，又節省電路板空間。該設計使用 20 位、1-MSPS SAR ADC 實現 100.13 dB 的系統 SNR 性能，幾乎與使用外部電源時的 100.14 dB SNR 性能相當。
參考設計
TIDA-01013 — 適用于 DAQ 和無線傳感器 IoT 系統的低功耗、低噪聲 24b 模擬前端參考設計
如今，在數據采集系統 (DAQ)、現場儀表、物聯網 (IoT) 和自動測試設備等許多應用中，對低功耗和低噪聲模擬前端 (AFE) 的需求變得越來越重要。在很多情況下，高分辨率、高 SNR 和?低功耗 ADC 的出現愈發突顯了這一需求，例如互補低功耗、低噪聲 AFE 支持的 TI 24 位 ADS127L01 Δ-Σ ADC。這些新型解決方案將允許系統設計人員在數據采集、無線計量和現場儀表系統中集成更多通道。經過改進的 ADC 和 AFE 設計解決方案還將提供更好的支持，并改進眾多對功率敏感的物聯網應用。TIDA-01013 參考設計展示了一種旨在增強功率敏感型應用的完整的低功耗、低噪聲 (...)
參考設計
TIDA-01055 — 適用于高性能 DAQ 系統的 ADC 電壓基準緩沖器優化參考設計
適用于高性能 DAQ 系統的 TIDA-01055 參考設計采用了 TI OPA837 高速運算放大器優化 ADC 參考緩沖器，以提高 SNR 性能并降低功耗。該器件采用復合緩沖器配置，功耗比傳統運算放大器提高了 22%。具有集成緩沖器的電壓基準源通常缺乏在高通道數系統中實現出色性能所需的驅動強度。? 該參考設計可驅動多個 ADC，并使用 18 位、2-MSPS SAR ADC 實現了 15.77 位的系統 ENOB。
參考設計
TIDA-01057 — 用于最大限度提高 20 位 ADC 的信號動態范圍以實現真正 10Vpp 差分輸入的參考設計
該參考設計專為高性能數據采集 (DAQ) 系統設計，用于提高 20 位差分輸入 ADC 的動態范圍。許多 DAQ 系統都需要具有寬 FSR（滿標量程范圍）測量能力，以獲得足夠的信號動態范圍。SAR ADC 的許多早期參考設計都采用了 THS4551 FDA（全差分放大器）。然而，THS4551 的最大電源電壓被限制為 5.4V，這不足以實現最大程度地提高具有 5V 基準電壓的 SAR ADC 的動態范圍所需的真正 10Vpp 差分輸出 (10V FSR)。該參考設計實現了 TI 的最新 THS4561 FDA（最大電源電壓為 12.6V），并探索了真正 10Vpp (...)
參考設計
TIDA-01051 — 針對自動測試設備優化 FPGA 利用率和數據吞吐量的參考設計
TIDA-01051 參考設計用于演示超高通道數的數據采集 (DAQ) 系統（如用在自動測試設備 (ATE) 中的系統）經過優化的通道密度、集成、功耗、時鐘分配和信號鏈性能。利用串行器（如 TI DS90C383B）將多個同步采樣 ADC 輸出與多個 LVDS 線路相結合，可顯著減少主機 FPGA 必須處理的引腳數量。? 因此，單個 FPGA 可處理的 DAQ 通道數量顯著增加，而且電路板布線的復雜度大幅降低。
參考設計
TIDA-01050 — 適用于 18 位 SAR 數據轉換器的優化模擬前端 DAQ 系統參考設計
TIDA-01050 參考設計旨在改善通常與自動測試設備相關的集成、功耗、性能以及時鐘問題。該設計適用于所有 ATE 系統，尤其適合需要大量輸入通道的系統。
參考設計
TIDA-01052 — 使用負電源輸入改進滿量程 THD 的 ADC 驅動器參考設計
TIDA-01052 參考設計旨在突顯在模擬前端驅動器放大器而不是接地上使用負電壓軌系統性能提高。此概念與所有模擬前端相關，但此設計專門針對自動測試設備。
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
訂購和質量
包含信息：
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續可靠性監測
包含信息：
- 制造廠地點
- 封裝廠地點
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。