LM3881

正在供貨

具有可調節(jié)延時時間的 3 電壓軌簡易電源序列發(fā)生器

產品詳情

Number of supplies monitored 3 Number of sequenced outputs 3 Rating Catalog Supply voltage (max) (V) 5.5 Supply voltage (min) (V) 2.7 Iq (typ) (mA) 0.08 Operating temperature range (°C) -40 to 125
Number of supplies monitored 3 Number of sequenced outputs 3 Rating Catalog Supply voltage (max) (V) 5.5 Supply voltage (min) (V) 2.7 Iq (typ) (mA) 0.08 Operating temperature range (°C) -40 to 125
VSSOP (DGK) 8 14.7 mm2 3 x 4.9
  • Easiest Method to Sequence Rails
  • Power-Up and Power-Down Control
  • Tiny Footprint
  • Low Quiescent Current of 80 μA
  • Input Voltage Range of 2.7 V to 5.5 V
  • Output Invert Feature
  • Timing Controlled by Small Value External
    Capacitor
  • Easiest Method to Sequence Rails
  • Power-Up and Power-Down Control
  • Tiny Footprint
  • Low Quiescent Current of 80 μA
  • Input Voltage Range of 2.7 V to 5.5 V
  • Output Invert Feature
  • Timing Controlled by Small Value External
    Capacitor

The LM3881 Simple Power Sequencer offers the easiest method to control power up and power down of multiple power supplies (switching or linear regulators). By staggering the start-up sequence, it is possible to avoid latch conditions or large inrush currents that can affect the reliability of the system.

Available in VSSOP-8 package, the Simple Sequencer contains a precision enable pin and three open-drain output flags. When the LM3881 is enabled, the three output flags will sequentially release, after individual time delays, thus permitting the connected power supplies to start up. The output flags will follow a reverse sequence during power down to avoid latch conditions. Time delays are defined using an external capacitor and the output flag states can be inverted by the user.

The LM3881 Simple Power Sequencer offers the easiest method to control power up and power down of multiple power supplies (switching or linear regulators). By staggering the start-up sequence, it is possible to avoid latch conditions or large inrush currents that can affect the reliability of the system.

Available in VSSOP-8 package, the Simple Sequencer contains a precision enable pin and three open-drain output flags. When the LM3881 is enabled, the three output flags will sequentially release, after individual time delays, thus permitting the connected power supplies to start up. The output flags will follow a reverse sequence during power down to avoid latch conditions. Time delays are defined using an external capacitor and the output flag states can be inverted by the user.
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 8
類型 標題 下載最新的英語版本 日期
* 數(shù)據(jù)表 LM3881 Simple Power Sequencer With Adjustable Timing 數(shù)據(jù)表 (Rev. D) PDF | HTML 2014年 12月 10日
選擇指南 電源管理指南 2018 (Rev. K) 2018年 7月 31日
選擇指南 電源管理指南 2018 (Rev. R) 2018年 6月 25日
技術文章 How to manage processor power during uncontrolled power off PDF | HTML 2018年 6月 21日
技術文章 Sequencing solutions: simple, reliable and cost-effective PDF | HTML 2017年 9月 27日
技術文章 A simple six-channel power-rail sequencing solution PDF | HTML 2015年 11月 16日
EVM 用戶指南 AN-1785 LM3881 Power Sequencer Evaluation Board (Rev. C) 2013年 5月 7日
應用手冊 Power Supply Design Considerations for Modern FPGAs 2010年 2月 2日

設計和開發(fā)

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

LM3881EVAL — 用于 LM3881 電源序列發(fā)生器的評估板

This evaluation board is designed to permit the designer to connect it directly to the Enable or Remote ON/Off pins of power supply devices of an existing system to facilitate system sequencing. Upon enabling the device, the three open drain output flags will rise in sequential order, 1-2-3. Once (...)

用戶指南: PDF
TI.com 上無現(xiàn)貨
模擬工具

PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具

PSpice? for TI 可提供幫助評估模擬電路功能的設計和仿真環(huán)境。此功能齊全的設計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業(yè)內超大的模型庫之一，涵蓋我們的模擬和電源產品系列以及精選的模擬行為模型。

借助?PSpice for TI 的設計和仿真環(huán)境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創(chuàng)建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發(fā)成本。?

在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
發(fā)送申請
參考設計

TIDA-01466 — 適用于超聲波前端的低電壓、低噪聲電源參考設計

該參考設計是一款經(jīng)過優(yōu)化的電源，專門用于為超聲波成像系統(tǒng)接收 AFE IC 的八個 16 通道供電。該設計使用單芯片直流/直流轉換器 + LDO 組合穩(wěn)壓器將 LDO 輸入設置為恰好高于壓降電壓，同時充分利用 LDO PSRR，從而減少器件數(shù)，同時最大限度地提高效率。? 此外，超低噪聲 LDO 有助于實現(xiàn)可能的最高模數(shù)轉換分辨率，從而實現(xiàn)更高的圖像質量。該設計能夠使開關頻率與主時鐘頻率和系統(tǒng)時鐘頻率同步，從而幫助系統(tǒng)設計人員應用簡單的濾波技術來消除接地回路上的電源開關噪聲，或使用擴頻時鐘來降低 EMI。此外，該設計實現(xiàn)了電子保險絲器件，從而提供一種簡單靈活的過流保護方式。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01568 — 適用于應用處理器的 12mm x 12mm、5 軌電源時序參考設計

該參考設計展示經(jīng)過驗證的經(jīng)濟實惠型電源時序解決方案，適用于應用處理器或高性能控制平臺。該設計支持 5 個不同的電壓軌，并通過 12mm× 12mm 的布局空間進行了優(yōu)化。該設計還能夠調節(jié)延遲時間并為每個電壓軌重新配置特定的電壓電平，以適應不同的輸入電容器和不同處理器的要求。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-010011 — 適用于保護繼電器處理器模塊的高效電源架構參考設計

該參考設計展示了各種電源架構，這些架構可為需要 >1A 負載電流和高效率的應用處理器模塊生成多個電壓軌。所需的電源通過來自背板的 5V、12V 或 24V 直流輸入生成。電源通過帶集成 FET 的直流/直流轉換器生成并且使用帶集成電感器的電源模塊以減小尺寸。此設計采用 HotRod? 封裝類型，適用于需要低 EMI 的應用，也非常適合設計時間受限的應用。其他功能包括 DDR 端接穩(wěn)壓器、輸入電源 OR-ing、電壓時序控制、過載保護電子保險絲以及電壓和負載電流監(jiān)控。該設計可以用于處理器、數(shù)字信號處理器和現(xiàn)場可編程門陣列。該設計已依照 CISPR22 標準針對輻射發(fā)射進行了測試，符合 A (...)
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
VSSOP (DGK) 8 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻