DS90LV028AQ-Q1
- 符合面向汽車應用的 AECQ-100 標準
- 溫度等級 1：-40°C 至 +125°C TA
- >400Mbps (200MHz) 的開關速率
- 50ps 差動偏斜（典型值）
- 0.1ns 通道到通道偏斜（典型值）
- 2.5ns 最大傳播延遲
- 3.3V 電源設計
- 直通引腳
- 在斷電模式下，LVDS 輸入端具有高阻抗
- 低功耗設計（3.3V 靜態條件下為 18mW）
- LVDS 輸入可接受 LVDS/CML/LVPECL 信號
- 符合 ANSI/TIA/EIA-644 標準
- 采用 SOIC 封裝
DS90LV028AQ 是一款雙路 CMOS 差動線路接收器，專為 需要超低功率耗散、低噪聲和高數據速率的 應用而設計。該器件旨在利用低電壓差動信號 (LVDS) 技術支持超過 400Mbps (200MHz) 的數據速率。
DS90LV028AQ 可接受低電壓（350mV 典型值）差動輸入信號，并將其轉換為 3V CMOS 輸出電平。DS90LV028AQ 采用了直通式設計，可簡化 PCB 布局。
DS90LV028AQ 和配套的 LVDS 線路驅動器 DS90LV027AQ 可為高速點對點接口應用提供高功率 PECL/ECL 器件作為新的 替代產品。
您可能感興趣的相似產品
功能與比較器件相同，且具有相同引腳
技術文檔
未找到結果。請清除搜索并重試。
查看全部 5 | 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | DS90LV028AQ-Q1 汽車類 LVDS 雙路差動線路接收器 數據表 (Rev. H) | PDF | HTML | 最新英語版本 (Rev.I) | PDF | HTML | 2019年 8月 9日 |
| 應用簡報 | LVDS to Improve EMC in Motor Drives | 2018年 9月 27日 | ||||
| 應用簡報 | How Far, How Fast Can You Operate LVDS Drivers and Receivers? | 2018年 8月 3日 | ||||
| 應用簡報 | How to Terminate LVDS Connections with DC and AC Coupling | 2018年 5月 16日 | ||||
| 應用手冊 | An Overview of LVDS Technology | 1998年 10月 5日 |
設計和開發
如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。
評估板
DS90LV027A-28AEVM — 雙通道 LVDS 驅動器和接收器評估模塊
DS90LV027A-28A 是一款評估模塊，專為評估德州儀器 (TI) DS90LV027A LVDS 雙路差分驅動器和 DS90LV028A LVDS 雙路差分線路接收器的性能和功能而設計。借助此套件，用戶可在 DS90LV027A 和 DS90LV027A 的支持下快速評估輸出波形特性和信號完整性。接頭引腳可訪問 DS90LV027A 和 DS90LV027A 輸入和輸出，還有助于連接到實驗室設備或用戶系統以進行性能評估。
模擬工具
PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具
PSpice? for TI 可提供幫助評估模擬電路功能的設計和仿真環境。此功能齊全的設計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業內超大的模型庫之一，涵蓋我們的模擬和電源產品系列以及精選的模擬行為模型。
借助?PSpice for TI 的設計和仿真環境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發成本。?
在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
借助?PSpice for TI 的設計和仿真環境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發成本。?
在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
模擬工具
TINA-TI — 基于 SPICE 的模擬仿真程序
TINA-TI 提供了 SPICE 所有的傳統直流、瞬態和頻域分析以及更多。TINA 具有廣泛的后處理功能，允許您按照希望的方式設置結果的格式。虛擬儀器允許您選擇輸入波形、探針電路節點電壓和波形。TINA 的原理圖捕獲非常直觀 - 真正的“快速入門”。
TINA-TI 安裝需要大約 500MB。直接安裝，如果想卸載也很容易。我們相信您肯定會愛不釋手。
TINA-TI 安裝需要大約 500MB。直接安裝，如果想卸載也很容易。我們相信您肯定會愛不釋手。
TINA 是德州儀器 (TI) 專有的 DesignSoft 產品。該免費版本具有完整的功能，但不支持完整版 TINA 所提供的某些其他功能。
如需獲取可用 TINA-TI 模型的完整列表，請參閱：SpiceRack - 完整列表
需要 HSpice (...)
參考設計
TIDA-01021 — 適用于 DSO、雷達和 5G 無線測試器的多通道 JESD204B 15GHz 時鐘參考設計
高速多通道應用需要精確的時鐘解決方案來管理通道間偏移，以實現最佳系統 SNR、SFDR 和 ENOB。本參考設計通過 TI 的 LMX2594 寬帶 PLL 及集成式 VCO，可為 JESD204B 接口生成 10MHz 至 15GHz 的時鐘信號和 SYSREF，從而支持兩塊獨立板卡上的兩個高速通道。時鐘頻率為 15GHz 時，10KHz 偏移相位噪聲小于 -104dBc/Hz。? 通過使用 TI 的 ADC12DJ3200 高速轉換器 EVM，可實現小于 10ps 的板對板時鐘偏斜以及 49.6dB 的 SNR（輸入信號為 (...)
參考設計
TIDA-01022 — 適用于 DSO、雷達和 5G 無線測試系統的靈活 3.2GSPS 多通道 AFE 參考設計
此高速多通道數據采集參考設計可實現最佳系統性能。系統設計人員需要考慮關鍵的設計參數，如高速多通道時鐘生成功能的時鐘抖動和偏斜，這會影響整個系統的 SNR、SFDR、通道間偏斜和確定性延遲。此參考設計演示了多通道 AFE 和時鐘解決方案，采用具有 JESD204B 的高速數據轉換器、高速放大器、高性能時鐘和低噪聲電源解決方案，可實現最佳系統性能
參考設計
TIDA-01023 — 適用于雷達和 5G 無線測試儀的高通道數 JESD204B 時鐘生成參考設計
高速多通道應用需要低噪聲、可擴展且可進行精確通道間偏移調節的時鐘解決方案，以實現最佳系統 SNR、SFDR 和 ENOB。該參考設計使用一個主時鐘器件和多個從時鐘器件，支持高通道數 JESD204B 同步時鐘。該設計采用 TI 的 LMK04828 時鐘抖動清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，可提供多通道 JESD204B 時鐘，能夠實現低于 10ps 的時鐘間偏移。此設計在 3GSPS 環境中經過 TI ADC12DJ3200 EVM 的檢測，具有更好的 SNR 性能，通道間偏移低于 (...)
參考設計
TIDA-01024 — 適用于雷達和 5G 無線測試儀的高通道數 JESD204B 菊花鏈時鐘參考設計
高速多通道應用需要低噪聲、可擴展且可進行精確通道間偏移調節的時鐘解決方案，以實現最佳系統 SNR、SFDR 和 ENOB。該參考設計支持在菊花鏈配置中增加 JESD204B 同步時鐘。該設計采用 TI 的 LMK04828 時鐘抖動清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，可提供多通道 JESD204B 時鐘，能夠實現低于 10ps 的時鐘間偏移。此設計在 3GSPS 環境中經過 TI ADC12DJ3200 EVM 的檢測，具有更好的 SNR 性能，通道間偏移低于 (...)
參考設計
TIDA-01027 — 可最大限度提升 12.8GSPS 數據采集系統性能的低噪聲電源參考設計
此參考設計展示了用于能超過 12.8GSPS 的超高速數據采集 (DAQ) 系統的高效率、低噪聲五軌電源設計。該電源直流/直流轉換器進行了頻率同步和相移，從而最大限度降低輸入電流紋波并控制頻率內容。使用高性能的 HotRod-? 封裝技術可將任何潛在的輻射電磁干擾 (EMI) 降至最低。
參考設計
TIDA-01028 — 適用于高速示波器和寬帶數字轉換器的 12.8GSPS 模擬前端參考設計
此參考設計提供了一個可實現 12.8GSPS 采樣率的交錯射頻采樣模數轉換器 (ADC) 的實用示例。這一方案可通過時序交錯兩個射頻采樣 ADC 來完成。交錯處理需要在 ADC 之間進行相移，此參考設計通過 ADC12DJ3200 的無噪聲孔徑延遲調節（tAD 調節）功能來實現這一點。此功能還可用于最大限度地減少交錯 ADC 常見的失配問題，從而盡可能提升 SNR、ENOB 和 SFDR 性能。此參考設計還采用了一套支持 JESD204B 的低相位噪聲時鐘樹。其采用 LMX2594 寬帶 PLL 和 LMK04828 合成器以及抖動清除器。
參考設計
TIDA-010128 — 適用于 12 位數字轉換器的可擴展 20.8GSPS 參考設計
此參考設計介紹采用時序交錯配置射頻采樣模數轉換器 (ADC) 的 20.8GSPS 采樣系統。時序交錯法是一種經實踐檢驗可提高采樣率的傳統方法，然而，匹配個別 ADC 失調電壓、增益和采樣時間不匹配是實現性能的關鍵。隨著采樣時鐘頻率的增加，交錯復雜性也隨之增加。ADC 之間的相位匹配是實現更出色的 SFDR 和 ENOB 的關鍵規格之一。本參考設計通過采用簡化 20.8GSPS 交錯實施的 19fs 精確相位控制措施，在 ADC12DJ5200RF 上應用了無噪聲孔徑延遲調節功能。本參考設計基于符合 12 位系統性能要求的 LMK04828 和 LMX2594，采用了板載低噪聲 (...)
參考設計
TIDA-010122 — 同步多通道射頻系統數據轉換器 DDC 和 NCO 特性的參考設計
由于 5G 的興起，大規模多輸入多輸出 (mMIMO)、相控陣雷達和通信有效載荷等應用需要進行相應的調整，由此帶來了同步設計挑戰，該參考設計可解決這些挑戰。典型射頻前端包括模擬域中的天線、低噪聲放大器 (LNA)、混頻器、本機振蕩器 (LO)，以及數字域中的模數轉換器、數字控制振蕩器 (NCO) 和數字下變頻器 (DDC)。要實現總體系統同步，這些數字塊需要與系統時鐘進行同步。該參考設計使用 ADC12DJ3200 數據轉換器，通過將片上 NCO 與 SYNC~ 進行同步獲得確定性延遲，以此在多個接收器上實現小于 5ps 的通道間偏移，并使用無噪聲孔徑延遲調節（tAD (...)
參考設計
TIDA-010132 — 適用于雷達應用的多通道射頻收發器參考設計
這款 8 通道模擬前端 (AFE) 參考設計使用了兩個 AFE7444 4 通道射頻收發器和基于 LMK04828-LMX2594 的時鐘子系統，該子系統可支持將設計擴展至 16 通道或更多通道。每條 AFE 通道都包含一個 14 位 9GSPS DAC 和一個 3GSPS ADC，同步偏移低于 10ps，并且在 2.6GHz 下的動態范圍大于 75dB。
參考設計
TIDA-010131 — 適用于雷達和無線 5G 測試儀的多通道射頻收發器時鐘參考設計
相控陣雷達、無線通信測試儀和電子戰等高速終端設備的模擬前端需要同步的多收發器信號鏈。每個收發器信號鏈都包括高速模數轉換器 (ADC)、數模轉換器 (DAC) 和時鐘子系統。時鐘子系統提供具有精確延遲調整的低噪聲采樣時鐘，以實現極低的通道間偏移和出色的系統性能，如信噪比 (SNR)、無雜散動態范圍 (SFDR)、IMD3 和有效位數 (ENOB) 等。此參考設計通過 AFE7444 EVM 展示了多通道 JESD204B 時鐘生成和系統性能。通過高達 2.6GHz 射頻的 6GSPS/3GSPS DAC/ADC 時鐘實現的優于 10ps 的通道間偏移，并且 SNR 和 SFDR 等系統性能與 (...)
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| SOIC (D) | 8 | Ultra Librarian |
訂購和質量
包含信息：
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續可靠性監測
包含信息：
- 制造廠地點
- 封裝廠地點
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。