產(chǎn)品詳情

Number of outputs 10 Additive RMS jitter (typ) (fs) 45 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 100 Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Output type LVTTL Input type LVTTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 45 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 100 Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Output type LVTTL Input type LVTTL
TSSOP (PW) 24 49.92 mm2 7.8 x 6.4
  • 高性能 1:10 時鐘驅(qū)動器
  • 在 VDD為 3.3V 時，運(yùn)行頻率高達(dá) 200MHz
  • 在 VDD為 3.3V 時，引腳到引腳偏斜小于 100ps
  • VDD范圍：2.3V 至 3.6V
  • 輸出使能毛刺脈沖抑制
  • 將一個時鐘輸入分頻至五個輸出的兩個組
  • 25? 片載串聯(lián)阻尼電阻器
  • 采用 24 引腳薄型小尺寸封裝 (TSSOP)
  • 高性能 1:10 時鐘驅(qū)動器
  • 在 VDD為 3.3V 時，運(yùn)行頻率高達(dá) 200MHz
  • 在 VDD為 3.3V 時，引腳到引腳偏斜小于 100ps
  • VDD范圍：2.3V 至 3.6V
  • 輸出使能毛刺脈沖抑制
  • 將一個時鐘輸入分頻至五個輸出的兩個組
  • 25? 片載串聯(lián)阻尼電阻器
  • 采用 24 引腳薄型小尺寸封裝 (TSSOP)

CDCVF2310 是一款運(yùn)行頻率高達(dá) 200MHz 的高性能、低偏斜時鐘緩沖器。 五個輸出的兩個組中的每一個組提供 CLK 的低偏斜副本。 加電后，無論控制引腳的狀態(tài)如何，輸出的缺省狀態(tài)為低電平。 對于正常運(yùn)行，當(dāng)控制引腳（分別為 1G 或 2G）被保持在低電平并且在 CLK 輸入上檢測到一個負(fù)時鐘邊沿時，組 1Y[0:4] 或 2Y[0:4] 的輸出可被置于低電平狀態(tài)。 當(dāng)控制引腳（1G 和 2G）被保持在高電平并且在 CLK 輸入上檢測到一個負(fù)時鐘邊沿時，組 1Y[0:4] 或 2Y[0:4] 的輸出可被切換至緩沖器模式。 此器件運(yùn)行在一個
2.5V 和 3.3V 環(huán)境中。 內(nèi)置的輸出使能毛刺脈沖抑制可確保一個已同步的輸出使能序列以分配完全周期時鐘信號。

CDCVF2310 運(yùn)行溫度范圍為 -55°C 至 125°C。

CDCVF2310 是一款運(yùn)行頻率高達(dá) 200MHz 的高性能、低偏斜時鐘緩沖器。 五個輸出的兩個組中的每一個組提供 CLK 的低偏斜副本。 加電后，無論控制引腳的狀態(tài)如何，輸出的缺省狀態(tài)為低電平。 對于正常運(yùn)行，當(dāng)控制引腳（分別為 1G 或 2G）被保持在低電平并且在 CLK 輸入上檢測到一個負(fù)時鐘邊沿時，組 1Y[0:4] 或 2Y[0:4] 的輸出可被置于低電平狀態(tài)。 當(dāng)控制引腳（1G 和 2G）被保持在高電平并且在 CLK 輸入上檢測到一個負(fù)時鐘邊沿時，組 1Y[0:4] 或 2Y[0:4] 的輸出可被切換至緩沖器模式。 此器件運(yùn)行在一個
2.5V 和 3.3V 環(huán)境中。 內(nèi)置的輸出使能毛刺脈沖抑制可確保一個已同步的輸出使能序列以分配完全周期時鐘信號。

CDCVF2310 運(yùn)行溫度范圍為 -55°C 至 125°C。
下載 觀看帶字幕的視頻 視頻

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 4
頂層文檔 類型 標(biāo)題 格式選項(xiàng) 下載最新的英語版本 日期
* 數(shù)據(jù)表 2.5V 至3.3V 高性能時鐘緩沖器 數(shù)據(jù)表 英語版 PDF | HTML 2013年 1月 21日
* VID CDCVF2310-EP VID V6213603 2016年 6月 21日
* 輻射與可靠性報告 CDCVF2310MPWEP Relability Report 2016年 2月 9日
* 輻射與可靠性報告 CDCVF2310MPWREP Reliability Report 2016年 2月 9日

設(shè)計與開發(fā)

如需其他信息或資源，請點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁面查看（如有）。

設(shè)計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構(gòu)編程軟件

時鐘樹架構(gòu)是一款時鐘樹綜合工具，可根據(jù)您的系統(tǒng)要求生成時鐘樹解決方案，從而幫助您簡化設(shè)計流程。該工具從龐大的時鐘產(chǎn)品數(shù)據(jù)庫中提取數(shù)據(jù)，然后生成系統(tǒng)級多芯片時鐘解決方案。
立即設(shè)計
模擬工具

PSPICE-FOR-TI — PSpice? for TI 設(shè)計和仿真工具

PSpice? for TI 可提供幫助評估模擬電路功能的設(shè)計和仿真環(huán)境。此功能齊全的設(shè)計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費(fèi)使用，包括業(yè)內(nèi)超大的模型庫之一，涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。

借助?PSpice for TI 的設(shè)計和仿真環(huán)境及其內(nèi)置的模型庫，您可對復(fù)雜的混合信號設(shè)計進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計和原型解決方案，然后再進(jìn)行布局和制造，可縮短產(chǎn)品上市時間并降低開發(fā)成本。?

在?PSpice for TI 設(shè)計和仿真工具中，您可以搜索 TI (...)
發(fā)送申請
封裝 引腳 CAD 符號、封裝和 3D 模型
TSSOP (PW) 24 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點(diǎn)
  • 封裝廠地點(diǎn)

推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評估模塊或參考設(shè)計。

支持和培訓(xùn)

視頻