產品詳情

Technology family HCT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 6 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (μA) 40 Input type Schmitt-Trigger Output type Push-Pull Features Balanced outputs, High speed (tpd 10-50ns), Input clamp diode Rating Catalog Operating temperature range (°C) -55 to 125
Technology family HCT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 6 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (μA) 40 Input type Schmitt-Trigger Output type Push-Pull Features Balanced outputs, High speed (tpd 10-50ns), Input clamp diode Rating Catalog Operating temperature range (°C) -55 to 125
PDIP (N) 14 181.42 mm2 19.3 x 9.4 SOIC (D) 14 51.9 mm2 8.65 x 6 TSSOP (PW) 14 32 mm2 5 x 6.4
  • 兼容 LSTTL 輸入邏輯
    • VIL(max) = 0.8V，VIH(min) = 2V
  • 兼容 CMOS 輸入邏輯
    • 在電壓為 VOL、VOH 時，II ≤ 1μA
  • 緩沖輸入
  • 工作電壓為 4.5 V 至 5.5 V
  • 寬工作溫度范圍：-55°C 至 +125°C
  • 支持多達 10 個 LSTTL 負載的扇出
  • 與 LSTTL 邏輯 IC 相比，可顯著降低功耗
  • 兼容 LSTTL 輸入邏輯
    • VIL(max) = 0.8V，VIH(min) = 2V
  • 兼容 CMOS 輸入邏輯
    • 在電壓為 VOL、VOH 時，II ≤ 1μA
  • 緩沖輸入
  • 工作電壓為 4.5 V 至 5.5 V
  • 寬工作溫度范圍：-55°C 至 +125°C
  • 支持多達 10 個 LSTTL 負載的扇出
  • 與 LSTTL 邏輯 IC 相比，可顯著降低功耗

此器件包含六個具有施密特觸發輸入的獨立反相器。每個邏輯門以正邏輯執行布爾函數 Y = A。

此器件包含六個具有施密特觸發輸入的獨立反相器。每個邏輯門以正邏輯執行布爾函數 Y = A。
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 15
類型 標題 下載最新的英語版本 日期
* 數據表 具有施密特觸發器輸入的 CDx4HCT14 六路逆變器 數據表 PDF | HTML 英語版 PDF | HTML 2021年 6月 23日
應用簡報 了解施密特觸發器 (Rev. B) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 5月 5日
應用手冊 慢速或浮點 CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
應用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
應用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應用手冊 使用邏輯器件進行設計 (Rev. C) 1997年 6月 1日
應用手冊 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
應用手冊 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模塊

14-24-LOGIC-EVM 評估模塊 (EVM) 設計用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。

用戶指南: PDF | HTML
英語版 (Rev.B): PDF | HTML
TI.com 上無現貨
仿真模型

CD74HCT14 Behavioral SPICE Model

SCHM102.ZIP (7 KB) - PSpice Model
下載
封裝 引腳 CAD 符號、封裝和 3D 模型
PDIP (N) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻