CD74ACT74-Q1
- Qualified for Automotive Applications
- Inputs Are TTL-Voltage Compatible
- Speed of Bipolar F, AS, and S, With Significantly Reduced Power Consumption
- Balanced Propagation Delays
- ±24-mA Output Drive Current
- Fanout to 15 F Devices
- SCR-Latchup-Resistant CMOS Process and Circuit Design
The CD74ACT74 dual positive-edge-triggered device is a D-type flip-flop.
A low level at the preset (PRE) or (CLR) clear inputs sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.
技術文檔
未找到結果。請清除搜索并重試。
查看全部 15 | 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | Dual Positive-Edge-Triggered D-Type Flip-Flop With Clear and Preset 數據表 (Rev. A) | 2008年 1月 29日 | |||
| 應用手冊 | 慢速或浮點 CMOS 輸入的影響 (Rev. E) | PDF | HTML | 英語版 (Rev.E) | 2025年 3月 26日 | ||
| 應用手冊 | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022年 12月 15日 | |||
| 選擇指南 | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
| 應用手冊 | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
| 選擇指南 | 邏輯器件指南 2014 (Rev. AA) | 最新英語版本 (Rev.AC) | PDF | HTML | 2014年 11月 17日 | ||
| 更多文獻資料 | 汽車邏輯器件 | 英語版 | 2014年 2月 5日 | |||
| 用戶指南 | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
| 應用手冊 | 選擇正確的電平轉換解決方案 (Rev. A) | 英語版 (Rev.A) | 2006年 3月 23日 | |||
| 應用手冊 | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
| 應用手冊 | TI IBIS File Creation, Validation, and Distribution Processes | 2002年 8月 29日 | ||||
| 應用手冊 | CMOS Power Consumption and CPD Calculation (Rev. B) | 1997年 6月 1日 | ||||
| 應用手冊 | 使用邏輯器件進行設計 (Rev. C) | 1997年 6月 1日 | ||||
| 應用手冊 | Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc | 1996年 4月 1日 | ||||
| 選擇指南 | Logic Guide (Rev. AC) | PDF | HTML | 1994年 6月 1日 |
設計和開發
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
評估板
14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模塊
14-24-LOGIC-EVM 評估模塊 (EVM) 設計用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| SOIC (D) | 14 | Ultra Librarian |
訂購和質量
包含信息:
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續可靠性監測
包含信息:
- 制造廠地點
- 封裝廠地點