定義電源架構中的噪聲和精度

電源噪聲是隨機的，而且在所有半導體功率器件和電源拓撲中都會出現。本白皮書重點介紹低于 100kHz 的信號，因為高于該頻率的信號通常由開關紋波或電磁干擾 (EMI) 產生。噪聲還可以進一步分為低頻噪聲（0.1Hz 至 10Hz）和高頻噪聲（100Hz 至 100kHz），它們具有不同的要求和設計挑戰，如圖 4 所示。

低頻噪聲通常是指，在器件屬性和設計架構的共同影響下，半導體器件自然產生的 0.1Hz 至 10Hz 之間的峰峰值噪聲。當以高分辨率放大電壓軌時，通常可以在示波器中看到這種低頻噪聲（如圖 5 所示），這種噪聲通常會導致精密直流測量出現誤差。將低頻噪聲作為關鍵規格的 ADC 應用包括電池測量、電能計量、地震測量甚至半導體測試測量。

另一種是 100Hz 至 100kHz 頻帶的高頻噪聲，包括白噪聲、開關噪聲和時鐘抖動，如圖 6 所示。高頻噪聲源也可以來自環境（通過 EMI 耦合）。例如，ADC 可能會因高噪聲電源而產生誤差。同一高噪聲電源產生的 EMI 會導致時鐘抖動增加，如果抖動過多，則會降低信噪比性能。

降低數字電路中由時鐘頻率增加引起的高頻噪聲變得越來越重要，因為數字電路更容易受到抖動的影響。將高頻噪聲作為關鍵規格的 ADC 應用包括電力線質量監測器、數字信號處理應用和射頻 (RF) 通信設備。