將頻譜分析儀連接到 DAC39RF12EVM 的 Aoutp (J1) SMA 連接器。
注: - 一旦 DAC39RF12EVM GUI 配置為所需的 JMODE 模式和時鐘頻率,即可從 DAC39RF12EVM GUI 獲取 FPGA REF 時鐘頻率。EVM 所需的參考時鐘頻率會顯示在 GUI 的第一頁上,如 圖 1-1中所示。
- 確保使用通用 10MHz 基準對 DEVCLK 和參考時鐘源進行頻率鎖定,以確保功能正常。
- 此時請勿打開任何信號發生器的射頻輸出。
- 在所有這些示例中,FPGA REF 時鐘 = 160MHz,DAC 采樣時鐘 = 10.24GHz。