ZHCUCX3B July 2018 – March 2025 ADS9224R , ADS9234R
5.1 默認跳線設(shè)置
JP1-JP2 和 JP3-JP4 分別用于將差分模擬源連接到通道 A 和通道 B 輸入。此外，可以在跳線 JP1 和 JP4上使用分流器來接地負輸入并支持單端信號，如節(jié) 2.1 中所述。
.圖 5-1 顯示了電源跳線的出廠位置和設(shè)置。
圖 5-1 ADS9224REVM-PDK 跳線位置表 5-1 介紹了這些跳線的功能及其默認配置。
表 5-1 默認跳線配置
| 位號 | 默認配置 | 說明 |
|---|---|---|
| JP1 | 開路 | CHA 負差分輸入。對于單端信號，可以通過對 JP1 引腳 1 和 JP1 引腳 2 進行分流來將該引腳接地。 |
| JP2 | 開路 | CHA 正差分輸入或單端信號的輸入。 |
| JP3 | 開路 | CHB 負差分輸入。對于單端信號，可以通過對 JP1 引腳 1 和 JP1 引腳 2 進行分流來將該引腳接地。 |
| JP4 | 開路 | CHB 正差分輸入或單端信號的輸入。 |
| JP5 | 開路 | EEPROM 寫保護功能（EEPROM 重寫禁用）。 |
| JP6 | 開路 | 外部 CONVST 已斷開連接。 |
| JP7 | 已安裝 | 禁用 U8 LDO 上的關(guān)斷引腳。 |
| JP8 | 1-2 | 全差分輸入放大器的負電源連接至 –230 mV。 |