DIR（適用于 8 通道版本）和 OE 引腳是器件的輸入，絕不能懸空。CMOS 輸入必須保持在已知狀態(tài)（V_CC 或接地），以驗證器件正常運(yùn)行。請參閱《慢速或浮點(diǎn) CMOS 輸入的影響》 (SCBA004)。該 EVM 的 DIR 引腳的默認(rèn)狀態(tài)是使用 10kΩ 上拉電阻以 V_CCA 為基準(zhǔn)，而 OE 引腳通過 10kΩ 下拉電阻拉至 GND 以進(jìn)行 A 至 B 轉(zhuǎn)換。

該 EVM 可靈活為 IO 和控制引腳選擇上拉電阻（A 側(cè)為 RUA，B 側(cè)為 RUB，方向引腳為 RU_DIR，OE 引腳為 RU_OE）和下拉電阻（A 側(cè)為 RDA，B 側(cè)為 RDB，方向引腳為 RDA_DIR，OE 引腳為 RD_OE），可選擇使用上拉電阻將輸入和輸出連接到 V_CC，使用下拉電阻接地，或通過接頭引腳上的跳線直接連接到 GND。

輸入和輸出還可以選擇將電容器連接到輸出。例如，從 B 轉(zhuǎn)換為 A 時，A 側(cè)的 CLA，或從 A 轉(zhuǎn)換為 B 時，A 側(cè)的 CLB。請注意，輸入 A1、A2、A5、A6（對于 TXV0106-EVM）和 A2-A7（對于 TXV0108-EVM）填充了 RDA1、2、5、6 (TXV0106-EVM) 和 RDA_2 至 RDA_7 (TXV0108-EVM)，默認(rèn)情況下具有 1MΩ 下拉電阻作為未使用的引腳。使用相應(yīng) IO 時，請移除填充的下拉電阻。

請注意，這些 EVM 沒有預(yù)填充 IO 電容器。

表 3-4 列出了填充的上拉和下拉電阻。