新型 TI 高速 ADC 現(xiàn)在具有高達 18 位的 LVDS 輸出。這些器件可用于與 TSW1418EVM 直接相連的 EVM。EVM 與 TSW1418EVM 之間的通用連接器是 Samtec 400 引腳高速、高密度 FMC 連接器 (SEAF-40-05.0-S-10-2-A-K-TR)，非常適合運行速率高達 28Gbps 的大量差分對。針對整個 EVM 系列連接器的通用引腳排列已經(jīng)確定。目前，EVM 與 TSW1418EVM 之間的接口已定義了以下連接：

• 21 個差分 LVDS 對或 42 個單端 CMOS 信號
• 3 個數(shù)據(jù)時鐘對
• 5 個 SPI 信號
• 1 個 I²C 接口
• 2 個 FPGA 可選采樣時鐘對
• 4 個 GPIO 信號

電路板具有：

• 四個用于連接 FPGA 的 SMA 接口
• 按鈕式硬件復位開關(guān)
• 路由到 FPGA 的多個備用測試點
• 五個狀態(tài) LED

TSW1418EVM 上 FPGA 中的固件旨在適應(yīng)任何在 CMOS 或 LVDS 模式下運行且具有高達 18 位的非基于 JESD204B/C FMC 的 TI ADC。

GUI 根據(jù)在器件下拉窗口中選擇的 ADC 器件，為 FPGA 加載適當?shù)墓碳４舜翱谥谐霈F(xiàn)的每個 ADC 器件都有一個與之關(guān)聯(lián)的初始化文件 (.ini)。此 .ini 文件包含通道數(shù)、最大采樣速率、輸出接口類型、位數(shù)以及其他參數(shù)等信息。用戶點擊采集按鈕后，此信息將加載到 FPGA 寄存器中。加載參數(shù)后，將有效數(shù)據(jù)采集到 FPGA 內(nèi)部存儲器中。有關(guān)詳細信息，請參閱 高速數(shù)據(jù)采集專業(yè)版 GUI 軟件用戶指南 中的第 2.3 節(jié)器件 ini 文件。提供了多個 .ini 文件，以供用戶加載預先確定的 ADC 接口。例如，如果用戶選擇名為 ADC3683_2w_18bit 的 ADC，則 FPGA 配置為從 ADC3683EVM 采集數(shù)據(jù)，且 ADC 接口配置為逐位 DDR 模式，18 位 LVDS，2 個轉(zhuǎn)換器，最大數(shù)據(jù)速率為 65MHz。

TSW1418EVM 能夠以高達 950Mbps 的最大數(shù)據(jù)速率采集多達 64K 的 16 位樣本，這些樣本存儲在 FPGA 內(nèi)部存儲器中。為了在主機 PC 上采集數(shù)據(jù)，F(xiàn)PGA 從存儲器讀取數(shù)據(jù)，并將并行數(shù)據(jù)傳輸?shù)桨遢d高速并行轉(zhuǎn) USB 轉(zhuǎn)換器。