完成軟件設(shè)置和硬件設(shè)置后。請按照以下步驟在 ADC3910D125EVM 上進行捕獲：

1. 將帶通濾波 125MHz 時鐘信號連接到 ADC。
2. 將帶通濾波 10.097503662MHz 輸入信號連接到任一 ADC 輸入。
3. 啟動 PowerShell 終端并將當前目錄更改為 ADC3910D125EVM_API_Rev0.1 的位置。從 ADC3910D125EVM_API_Rev0.1 文件夾中，運行以下命令：pip install -r requirements.txt。
   1. 這會安裝運行所提供軟件文件所需的 python 軟件包。
4. 在文本編輯器中啟動 ADC3910D125EVM_API_Rev0.1 文件夾中的 tcl_client.tcl 文件，并將第 6 行中的路徑更新為您的路徑。
   圖 4-1 需要在“tcl_client.tcl”中編輯的路徑
5. 啟動并運行軟件套件中提供的 ADC3910D125EVM_API_Rev0.1.py 文件。
   1. 默認情況下，設(shè)置該文件是為了對 ADC 進行硬件和軟件復(fù)位。
   2. ADC 處于默認的雙通道、10 位、低延遲 DDR 接口模式。
   3. 可以探測 R67 以確認 DCLK 處于活動狀態(tài)。
6. 啟動 Vivado Lab 2023.2：
   1. 點擊 Open Hardware Manager。
   2. 點擊頂部綠色背景的 Open target。
   3. 點擊彈出菜單中的 Auto Connect。
      1. 這會連接到 xc7a100t_0 FPGA。
   4. 右鍵點擊 xc7a100t_0，然后在彈出菜單中選擇 Program Device。
      圖 4-2 編程 FPGA 菜單
   5. 在彈出菜單中點擊 Bitstream file 行上的 ...，然后轉(zhuǎn)到 ADC3910D125EVM_API_Rev0.1 文件夾中的 bitfiles 文件夾。選擇 10b_DDR.bit 文件。
      圖 4-3 用以對 FPGA 進行編程的 Bitfiles
   6. 點擊 Program
      1. 現(xiàn)在有一個名為 hw_ila_1 的新窗口。
   7. 在 hw_ila_1 波形視圖中，選擇所有值并右鍵點擊。在彈出菜單中，將鼠標懸停在 Radix 上，然后在下一個彈出菜單中選擇 Signed Decimal。
      圖 4-4 將 ILA 基數(shù)更改為有符號十進制
   8. 在 Tcl Console 命令行中，將當前目錄更改為 ADC3910D125EVM_API_Rev0.1 文件夾的位置。
      圖 4-5 更改 Vivado Lab 2023.2 中的當前目錄
   1. 從 ADC3910D125EVM_API_Rev0.1 文件夾啟動并運行 py_server.py。
      1. 運行該文件后，python 終端將輸出 STARTING THE SERVER....。
   2. 啟動 HSDC Pro，在第一個彈出菜單中點擊 OK，然后在下一個彈出菜單中再次點擊 OK。
   3. 在 Vivado? Lab 2023.2 的 Tcl Console 中鍵入以下命令：source ./tcl_client.tcl
   4. 現(xiàn)在，py_server.py python 終端會顯示 Input a command。
      1. 可用的命令為 Capture 和 Quit。
   5. 在 py_server.py python 終端中，鍵入 Capture（區(qū)分大小寫）。
   6. 在 HSDC Pro 中，需要捕獲輸入信號的 FFT。