ZHCUAD3A January 2021 – October 2025
4.1 設置 ADC3683EVM
- 確保根據“軟件設置”部門設置軟件。
- 確保根據“硬件設置部門設置硬件
- 要提供 CLK 信號，請執行以下操作：
- 使用 SMA 電纜和嵌入式 65MHz 帶通濾波器，將信號發生器連接到 ADC3683EVM 上的 CLKn SMA 連接器 (J5)。
- 將信號發生器的輸出信號頻率設置為 65MHz，并將信號振幅設置為 +10dBm。
- 默認情況下，該 EVM 配置為采用單端輸入，因此模擬輸入應施加于適用于通道 A 的連接器 CHAp (J7) 和適用于通道 B 的 CHBp (J9)。要提供模擬輸入，請執行以下操作：
- 使用 SMA 電纜和嵌入式 5MHz 帶通濾波器，將信號發生器連接到模擬輸入通道 A。
- 將信號發生器的輸出信號頻率設置為 5.135MHz（質數）和 0dBm。
- 要提供 DCLK 信號，請執行以下操作：
- 使用 SMA 電纜，將信號發生器連接到 DCLKIN SMA 連接器 (J6)。
- 將信號發生器的輸出頻率設置為 292.5MHz（18 位，2 線，DDC 旁路），并將信號振幅設置為 +2dBm。
- 確保使用信號發生器背面的 10MHz REF，對用于時鐘、模擬輸入和 DCLK 的所有信號發生器進行基準鎖定。有關這方面的示例，請參閱下圖。
圖 4-1 基本測試測量設置 - 您的設置現在與以下圖示類似：
圖 4-2 ADC3683EVM 硬件設置 - 打開 HSDC Pro。在打開 ADC36xxEVM GUI 之前，務必確保 HSDC Pro 打開。
- 當系統提示連接到板時，點擊“Cancel”。該 GUI 會處理所有其他 HSDC Pro 采集和配置相關操作。
圖 4-3 HSDC Pro - 打開 ADC36xxEVM GUI。等待幾秒鐘，以便 GUI 連接到 TSWDC155EVM FPGA 采集板。TSWDC155EVM 將上電，多個 LED 將亮起，如下所示。
圖 4-4 TSWDC155EVM 已上電 - 當 GUI 窗口打開后，您可以將 GUI 配置為所需模式。默認情況下，GUI 配置為 2 線旁路模式。這兩個默認值可以保持不變。您需要將型號設置為 ADC3683，將分辨率設置為 18 位，并將時鐘采樣頻率設置為 65MHz。
圖 4-5 ADC36xx LVDS GUI 默認界面（基于 ADC3683 配置） - 選擇 ADC 模式后，點擊“Calculate"按鈕計算必要的 DCLK。在該模式下，DCLK 應為 292.5MHz。確保在硬件設置中將該信號提供給 DCLK 輸入。
圖 4-6 計算 ADC3683 的 DCLK 頻率 - 點擊“Program”按鈕。等待幾秒鐘時間，對 ADC 進行編程，對 FPGA 進行編程，并配置 FPGA 固件。
圖 4-7 對 ADC3683EVM 進行編程 - 編程完成后，點擊“Capture”按鈕采集 FFT 數據。
圖 4-8 采集 FFT - 幾秒鐘后，采集的數據將顯示在 HSDC Pro 窗口中，您可以在其中查看器件的性能。有關 HSDC Pro 的更多功能和特性，請參閱 HSDC Pro 用戶指南。
圖 4-9 HSDC Pro 中的 ADC3683EVM FFT 數據采集 - 如果運行采集功能時出現錯誤，請重新啟動 GUI 并再次按照步驟 5-8 進行操作。