ZHCUAD2C October 2016 – August 2021 ADS8900B
5.2 差分輸入的默認(rèn)跳線設(shè)置
該 EVM 可通過跳線配置為差分輸入和單端輸入。跳線還會影響輸入信號的共模（失調(diào)電壓）要求。某些跳線僅在異常情況下使用，且通常按本節(jié)所述進(jìn)行配置。表 5-1 提供了差分輸入的跳線配置。圖 5-5 顯示了輸入滿量程信號和 ADC 輸出。
表 5-1 全差分輸入的跳線配置
| 跳線 | 默認(rèn)設(shè)置 | 用途 |
|---|---|---|
| JP1 | 已移除 | 安裝后，此跳線將輸入 J2 強(qiáng)制連接到 GND 或 VCM。安裝此跳線并不用于差分輸入，而是用于單端輸入。 |
| JP2 | 已移除 | 安裝后，此跳線將輸入 J3 強(qiáng)制連接到 GND 或 VCM。安裝此跳線并不用于差分輸入，而可以用于單端輸入。 |
| JP3 | 2.6V 位置 | 2.5V 和 2.6V 位置均可用于全差分輸入信號。2.6V 位置將來自 GND 的信號偏移 0.1V，以盡可能地減少輸出擺幅限制所導(dǎo)致的失真。這一偏移之所以起作用，是因?yàn)榉糯笃髡娫丛O(shè)置為 5.3V。當(dāng)跳線處于 2.6V 位置時，來自 AINP 和 AINN 的信號輸出范圍為 0.1V 至 5.1V。當(dāng)跳線處于 2.5V 位置時，來自 AINP 和 AINN 的信號輸出范圍為 0V 至 5.0V。 |
| JP4 | GND 位置 | 該跳線選擇負(fù)電源電壓。默認(rèn)電路板配置不包括負(fù)電源，因此，如果不安裝 U6 和關(guān)聯(lián)組件，–0.2V 位置將不起作用。 |
| JP5 | 已移除 | 移除此跳線可將 EEPROM 寫保護(hù)設(shè)置為開啟。EEPROM 在出廠時已編程，不需要重新編程，因此建議將寫保護(hù)保持為開啟狀態(tài)。 |
圖 5-5 差分輸入信號和預(yù)期的 ADC 響應(yīng)