ZHCUA63 May 2022 TPSI3052-Q1
要為雙線模式配置 EVM，必須進行以下更改：
圖 3-2 直觀地展示了如何為兩線模式配置電路板：
| J4 接頭 | IEN |
|---|---|
| PXFR #1 (7.32k?) | 1.9 mA |
| PXFR #2 (20k?) | 6.7 mA |
圖 3-3 顯示了在兩線模式中從 EN 上升到 VDDM 和 VDDP 上升的加電延遲（使用最高電源傳輸 PXFR #2 (20k?)）。加電延遲與電源傳輸選擇以及 VDDH 到 VDDM 之間和 VDDM 到 VSSS 之間的電容器直接相關。從 EN 到 VDDM 的延遲為 2ms，從 EN 到 VDDH 的延遲為 1.83ms。圖 3-3 顯示了在兩線模式中從 EN 上升到 VDRV 上升的延遲（使用最高電源傳輸 PXFR #2 (20k?)）。從 EN 到 VDRV 的延遲為 3.533ms。圖 3-5 顯示了從 EN 下降到 VDRV 下降的延遲。延遲為 2.463us。