Robert Taylor

微處理器和應用特定集成電路 (ASIC) 需要低電壓、高電流電源。此類電源通常對輸出電壓偏差有非常嚴格的要求，對于負載瞬態事件尤其如此。測試此類電源會給設計人員帶來一定的挑戰，并且可能難以確認是否符合規范。

在電源設計小貼士 63 中，Robert Kollman 講述了一些與負載瞬態測試相關的問題。在此，我將介紹更多詳細信息以及可用于簡化這些復雜測試的方法。

首先，需要了解所有瞬態規格，以便合理設計電源，同時還需要了解它們如何應用于測試。典型的瞬態規格包括：

• 負載階躍大小，以安培為單位或以占滿負載的百分比表示。
• 瞬態事件（有時為零）期間的最小負載。
• 負載階躍的壓擺率，通常以安培/微秒為單位。
• 階躍兩個邊沿支持的最大電壓偏差。
• 預期恢復時間。

圖 1 展示了通常如何定義這些規格的示例。

了解所有規格后，可以嘗試設計可滿足要求的電源。但滿足測試要求往往是一項挑戰。1V 輸出電壓、100A 負載階躍和 1000A/μs 壓擺率的要求再正常不過。在大多數測試情況下，限制因素是待測電源和負載之間的電感。在實際系統中，電源通常緊鄰其所供電的負載放置，以便更大限度地減少寄生電感。

可以使用多種方法來測試給定電源的負載瞬態響應；每種方法都各有其優缺點。在本文中，我將比較以下方案：外部電子負載、外部瞬態電路板、“場效應晶體管 (FET) 沖擊”、板載瞬態發生器和基于插槽的瞬變測試儀。

外部電子負載可能是測試瞬態響應的最常用，也是最方便的方法。大多數負載都具有可輕松設置電流電平和轉換時間的模式。主要缺點是壓擺率受限，這是源于外部接線或實際負載限制。

在壓擺率方面，外部瞬態電路板通常具有更出色的表現，但會降低靈活性。根據設計的不同，負載瞬態電路板可能會在最大電流、熱耗散或壓擺率方面受到限制。瞬態電路板從外部連接，因此接線通常成為限制壓擺率的因素。此外，還需要為測試的每個電源調整或配置電路板。

FET 沖擊是一種獲得高速瞬態結果的快速、直接方法?？梢酝ㄟ^電阻器將金屬氧化物半導體場效應晶體管 (MOSFET) 從漏極連接到源極，或直接連接到電源的輸出端，并使用函數發生器控制柵極。由于外部接線較少，因此寄生電感顯著降低。

雖然這種方法通常會產生高壓擺率，但測試可能難以控制和實現可重復性?？赡苓€需要修改印刷電路板 (PCB) (圖 2)。此方法的另一個問題是，測量實際負載階躍電流有一定困難，并且測量值可能不準確。

在嘗試測試高電流、高速瞬態的性能時，板載瞬態發生器會非常實用。可以按照確切的負載瞬態規格設計電路。主要缺點是元件會產生額外成本和空間占用。此外，靈活進行多種不同的測量可能既困難又耗時。

板載瞬態發生器的設計也可能非常復雜。它可以像由 555 計時器控制的電阻器和 FET 一樣簡單，也可以像圖 3 中所示的一樣復雜。更為復雜的設計采用尺寸更小、開關速度更快的多級 FET。此設計可實現 1000A/μs 的壓擺率。

最后一個選擇是使用處理器插槽和專用瞬變測試儀工具。這種方法成本最高，原因在于工具本身可能成本較高，而且 PCB 的成本也十分高昂。但對于一組給定的處理器要求，卻可以獲得最準確的結果。處理器或 ASIC 制造商經常開發此類工具，因而它們是專為滿足特定的測試條件而構建。

表 1 總結了瞬態測試方案。

測試負載瞬態是電源設計和合規性的非常重要的部分。測試裝置中的寄生電感會阻礙實現所需壓擺率。希望本文介紹的各種方法可以幫助您避免這個問題。

如需了解有關瞬態負載的更多信息，請閱讀 Power House 博客：電源設計小貼士：簡單的電路可產生快速、可控制的瞬態負載。

要了解更多電源設計小貼士，請查看 TI 的電源設計小貼士博客系列。

另請參閱：

• 測試電源
• 針對穩壓器的負載瞬態響應測試
• 電源設計小貼士 63：測試高 di/dt 電源
• 電源設計小貼士 78：同步整流器可優化反激式電源的交叉調節性能
• 功率驅動器設計可處理難以應對的負載，幫助對 PSU 進行表征
• 電源瞬態緩沖器可實現 IC & 電路測試
• 瞬態負載有助于強化電源系統

之前已在 EDN.com 上發布。