5 PWR_MODE2 [CDS_MODE = 11]

在此配置中，只有 PVDDH 電源軌由外部提供，而 PVDDL 電壓由器件在內部產生。PVDDH 和 PVDDL 都用于 D 類開關，并且 Y 橋功能在此模式中啟用。

放大器監控音頻信號電平，當超過 –71.5dBFS 的固定低壓信號傳輸 (LVS) 閾值時（默認，通過 LVS_TH_LOW[2:1] 寄存器位設置），D 類輸出從 PVDDL 切換到 PVDDH。在此模式下，只有 PVDDL 電源軌上發生空閑通道切換，而一旦信號超過閾值，主動音頻播放就會使用 PVDDH。

為了充分利用 PWR_MODE2 中的 Y 橋功能，至關重要的是，PVDDH 電源至少比內部生成的 PVDDL 高 2.5V。例如，如果 PVDDL 在內部設置為 4.8V，則 PVDDH 需要不低于 7.3V。為了滿足此要求，需要使用 PVDDH_UV_TH[5:0] 寄存器位來配置 PVDDH 的欠壓保護閾值。適當設置此閾值可確保保持電壓余量，從而實現 Y 橋的無縫運行。

請注意，如果 PVDDH 降至低于 (PVDDL + 2.5V)，則無論信號電平如何，都可以禁用 Y 橋功能，并且 D 類輸出可以保持在 PVDDH 上。

此外，響應音頻信號超過 LVS 閾值時從 PVDDL 到 PVDDH（或相反）的轉換不是瞬時的。可編程延遲管理此轉換，可以使用 CDS_DLY[1:0] 寄存器位配置此延遲。利用該延遲設置可以微調開關行為，以在響應能力和音頻性能之間達到平衡。