設計目標

設計說明

此設計可精確降低電壓電平，并在固定輸出電壓（低壓降穩壓器）時保持穩定。該穩壓器所需要的輸入電壓為 –4.5V 至 –5.5V，并能將電壓降至 –3V 定電位導體軌，一旦如此，其提供的電流可高達600mA。

設計說明

1. 在線性運行區域內使用運算放大器。驗證運算放大器的輸入未超過器件的共模范圍。通常在 A_OL 測試條件下指定線性輸出擺幅。
2. 共模電壓等于根據 TLV431 的 -1.24V 基準設置的反相輸入電壓。
3. 使用高增益 BJT 可降低運算放大器的輸出電流要求。
4. 大部分功率損耗為|V_ee–V _out|×I _out 并在晶體管 T₁中耗散。較大的 V_ee 會增加功率損耗和 T₁的溫度。
5. 其他運算放大器可用于代替 TLV9002，但可能需要調整反饋穩定性。
6. 由 T₁執行反轉，因此，對放大器使用正反饋。

設計步驟

該電路的傳遞函數為：

1. 根據所需的輸出電壓（在本例中為 -3V），選擇滿足上述方程的 R₁和 R₂比率。
   $$\begin{gathered} -\mathrm{3V}=-1.24\mathrm{V}\times \frac{R_1+R_2}{R_2} \\ 1.419\times R_2=R_1 \end{gathered}$$

   選擇標準電阻、1.02kΩ 和 715Ω。

   
   
2. 為了確定輸出電容的大小， C₂ 和 R_esr 的乘積須生成一個低于 10kHz 的零點，以驗證其穩定性。ESR 零點位于：
   $F_{z\left(ESR\right)}=\frac{1}{2{\mathrm{\pi R}}_{\mathrm{esr}}{C}_2}=\frac{1}{2\mathrm{\pi }\left(\mathrm{1\Omega }\right)(47\times {10}^{-6}F)}=\mathrm{3.38kHz}$

設計結果

直流分析結果

Vee 掃描

輸出電流掃描

壓降電壓

交流分析結果

Bode 60mA

Bode 600mA

瞬態分析結果

瞬態響應（100mA 階躍）

設計參考資料

有關 TI 綜合電路庫的信息，請參閱模擬工程師電路設計指導手冊。

《使用陶瓷輸出電容器實現 AN-1482 LDO 穩壓器的穩定性》

航天級 100-krad –2.5V 分立式負 LDO 線性穩壓器電路

有關大量運算放大器主題（包括共模范圍、輸出擺幅和帶寬）的更多信息，請訪問 TI 高精度實驗室。

Spice 仿真文件

設計中采用的器件

設計替代器件