配電盒和區(qū)域控制模塊 (ZCM) 等配電電子控制單元 (ECU) 需要可配置的智能電子保險絲開關來消除對本地微控制器 (MCU) 的依賴，從而安全地保護線束。此外，由于車輛集成了額外的功能，需要 MCU 來控制或監(jiān)測大量外設（負載驅(qū)動器控制、輸入管理、診斷等），導致 ZCM MCU 通用輸入和輸出（GPIO 或 I/O）以及模數(shù)轉換器 (ADC) 引腳變得有限。因此，TI HCS 系列智能電子保險絲開關實現(xiàn)了串行外設接口 (SPI)，以提供電子保險絲功能的靈活控制和配置，例如保險絲時間-電流曲線、低功耗模式和電容充電模式，這在適用于區(qū)域控制器中配電應用且完全可通過軟件配置的高側開關 應用簡報中進行了詳細討論。ADC 與 SPI 的集成使硬件設計工程師能夠直接縮減系統(tǒng)物料清單 (BOM)，從而降低整個電子保險絲設計的成本并減小其尺寸。此外，標準 SPI 和 SPI 菊花鏈配置減少了控制和監(jiān)測電子保險絲輸出所需的 MCU 引腳和分立式 I/O 擴展器設計數(shù)量。

縮減 BOM 和 MCU IO

與 GPIO 控制的電子保險絲和高側開關相比，SPI 的優(yōu)勢在圖 1 中得到了全面體現(xiàn)。

圖 1 GPIO 與 SPI 電子保險絲開關

GPIO 控制的器件至少需要四個引腳來控制器件輸出和診斷。多通道器件針對每個輸出通道需要一個額外的引腳，以及用于選擇模擬輸出對應通道的引腳（對于電流測量）。此外，GPIO 控制的器件需要對模擬電流檢測輸出進行濾波和鉗位，以降低模擬信號中的噪聲并保護 MCU ADC 引腳免受過壓情況（可能在過流事件期間出現(xiàn)）的影響。為了實現(xiàn)額外的診斷功能，硬件工程師通常會在輸出端添加 BJT 或 MOSFET 和電阻器，以區(qū)分電池短路或負載開路故障情況。如果系統(tǒng)需要測量輸出電壓，則需要額外的分壓器和 MCU 的 ADC 引腳。相比之下，TPSxHCS 系列電子保險絲集成了 ADC 與 SPI 控制，減少了配置、控制和診斷反饋所需的 MCU 引腳。因此，不再需要大多數(shù)無源器件，包括 ADC 濾波元件、保險絲設置電阻器、上拉 BJT/MOSFET 和分壓器。此外，無需 MCU ADC 引腳即可測量輸出電流、輸出電壓、電源電壓或 FET 溫度，因為可通過 SPI 讀取這些信息。在實現(xiàn)多個外設的 ECU（如區(qū)域控制模塊）中，MCU 的 I/O 和 ADC 引腳會很快被 GPIO 控制的電子保險絲、高側開關和其他外設占用。因此，會添加額外的 I/O 擴展設計，例如多路復用器（用于模擬信號）、I2C 或 SPI I/O 擴展器和/或移位寄存器。圖 2 展示了五個單通道電子保險絲，它們由單通道 GPIO 控制型電子保險絲驅(qū)動，與雙通道 TPS2HCSx-Q1 SPI 電子保險絲相比，具有額外的 I/O 擴展器和多路復用器。

圖 2 GPIO 與 SPI 電子保險絲系統(tǒng)比較

每個 I/O 擴展器都會向系統(tǒng) BOM 中添加元件，因此成本會增加。SPI 電子保險絲允許多個器件共享一個 SPI 端口，而每個電子保險絲需要單獨的片選引腳（每個電子保險絲 3 個引腳和 1 個 CS）。除了標準 SPI 實現(xiàn)外，HCS 系列電子保險絲還包括 SPI 菊花鏈配置，允許在鏈中的所有電子保險絲器件之間共享單個片選引腳。這使得僅需 5 個 MCU 引腳就可以實現(xiàn)對所有電子保險絲的控制和診斷反饋。表 1 總結了各種方法。

2 個額外的 I/O 擴展器集成電路 (IC) 將所需的 MCU 引腳數(shù)量減少了 12 至 15 個，有助于將無源器件數(shù)量減少 26 個。相比之下，標準 SPI 配置將 MCU 引腳減少了 14 至 19 個，所需的無源器件減少 45 個，并且不需要額外的 I/O 擴展 IC。SPI 菊花鏈進一步將 MCU 引腳數(shù)量減少了 16 至 21 個。使用 SPI 菊花鏈時，只需要 5 個引腳，如果向鏈中添加更多電子保險絲器件，可進一步減少所需的 GPIO 和 ADC 引腳。

SPI 菊花鏈測試結果

圖 3 展示了為測試 TPS2HCS10-Q1 菊花鏈 SPI 功能而創(chuàng)建的 PCB。該 PCB 上總共實現(xiàn)了 10 個雙通道電子保險絲開關，并提供以菊花鏈形式連接 4、6、8 或 10 個器件的選項。電子保險絲器件還可以拆分到兩個不同的菊花鏈，每個鏈分別包含四個和六個器件。

圖 3 電路板照片

表 2 匯總了針對 4、6 和 10 個器件的菊花鏈配置收集的延遲時序數(shù)據(jù)。每種配置均在 2MHz、4MHz 和 8MHz 的 SPI 時鐘頻率和 80MHz 的 MCU (MSPM0G) 內(nèi)核時鐘頻率下進行測試。

圖 4 展示了向菊花鏈中 10 個器件發(fā)送讀取命令的示例。首先，向 10 個 TPS2HCS10-Q1 器件發(fā)送讀取命令。由于 SDO 上的數(shù)據(jù)對應于上一個 SPI 事務的數(shù)據(jù)，因此必須發(fā)送另一個讀取命令。所以，延遲等于 2 個 SPI 事務的時間長度。在此測試中，SPI 時鐘也設置為 8MHz。

圖 4 10 器件菊花鏈時序

我們還進行了其他測試，以展示涉及多個菊花鏈的配置。如圖 5 所示，我們發(fā)送了寫入命令，以啟用四個器件組成的菊花鏈和由六個器件組成的菊花鏈上的所有輸出。此測試的 SPI 時鐘設置為 2MHz。

圖 5 雙菊花鏈時序

影響延遲測量的另一個因素是 SPI 命令之間所需的 MCU 軟件開銷。在前面所示的測試中，工作內(nèi)核時鐘頻率使用了 80MHz 來減少開銷時間。此外，直接存儲器存取 (DMA) 控制器的使用允許獨立于 CPU 在 SPI TX 和 RX FIFO 之間進行數(shù)據(jù)傳輸，減少了此延遲。圖 6 展示了 SPI 時鐘為 8MHz 且內(nèi)核時鐘為 32MHz 下執(zhí)行的寫入事務。與圖 4 中的結果相比，延遲減少了約 16us。對于讀取命令，延遲減少了約 32us。

圖 6 10 器件菊花鏈時序（內(nèi)核時鐘 = 32MHz）