5 應(yīng)用示例

本例中連接了兩個(gè) TAC5412Q1EVM 來實(shí)現(xiàn) ICLA 同步，并在每個(gè)器件上啟用失真限制器。每個(gè)器件上有兩個(gè)獨(dú)立的直流電源發(fā)生器為 VBAT_IN 供電。圖 5-1 展示了為實(shí)現(xiàn) ICLA 功能而連接的 TAC5412-Q1 器件的方框圖。

圖 5-1 EVM 測試設(shè)置

兩個(gè) TAC5412Q1EVM 都啟用了失真限制器，EVM1 的輸出電平最大閾值配置為 0dB，EVM2 的最大閾值設(shè)置為 -5dB。在每個(gè)器件上，觸發(fā)啟用失真限制器的拐點(diǎn)配置為 9V。每個(gè)器件上的 VBAT1 和 VBAT2 都是在拐點(diǎn)之上的 12V 時(shí)測得。圖 5-2 展示了禁用 ICLA 且在 EVM1 和 EVM2 之間未連接 DOUT 的情況下每個(gè)器件的輸出電平。

圖 5-2 輸出波形，禁用 ICLA，未連接 DOUT

圖 5-3 展示了在 EVM1 和 EVM2 之間連接了 DOUT 且啟用 ICLA 的情況下每個(gè)器件的輸出電平。由于對輸出信號電平施加了 -5dB 衰減，因此兩個(gè) EVM 上的限制器最大閾值保持一致。VBAT1 和 VBAT2 在拐點(diǎn)上方保持為 12V。

圖 5-3 輸出波形，啟用 ICLA，連接 DOUT

在 EVM1 和 EVM2 上，限制器最小閾值分別設(shè)置為 -25dB 和 -50dB。當(dāng) VBAT1 降至拐點(diǎn)以下時(shí)，兩個(gè)器件的輸出電平均衰減至 118mVrms，衰減接近 -25dB，這是 ICLA 設(shè)置下的預(yù)期結(jié)果。

圖 5-4 輸出波形，-25dB 衰減

如圖 5-5 所示，當(dāng) VBAT2 降至拐點(diǎn)以下的 8V 時(shí)，輸出電平衰減至大約 6.6mVrms，衰減接近 -50dB，這是 ICLA 設(shè)置下的預(yù)期結(jié)果。

圖 5-5 輸出波形，-50dB 衰減

如波形所示，當(dāng)連接用于 ICLA 同步時(shí)，DAC 輸出通道相對于滿量程的測量值差異可能小于 0.1dB。