1 硬件架構(gòu)

該軟件采用 syn1588? PTP 技術(shù)進(jìn)行設(shè)置，并移植到 Intel? Arria? 10 SoC FPGA (10AS066K3F40E2SG) 上。選擇 terasIC 提供的商用 HAN Pilot 平臺(tái)是為了更大程度地減少該項(xiàng)目的總體設(shè)計(jì)工作量。完整的 FPGA 和時(shí)鐘（使用單個(gè) 10G 以太網(wǎng)端口）方框圖如圖 1-1 所示。對(duì)于 10G 以太網(wǎng)接口端口，相應(yīng)的硬 IP 內(nèi)核（PMA、PCS）也要進(jìn)行相應(yīng)的配置。Oregano Systems 開發(fā)的 MAC IP 內(nèi)核與 32 位寬 XGMII 接口相連。PTP IP 內(nèi)核包含 PTP ToD 時(shí)鐘以及一組用于搜索 PTP 事件報(bào)文的數(shù)據(jù)包掃描引擎。為了顧及不同的網(wǎng)絡(luò)通信協(xié)議（Layer 2、IPv4、IPv6 VLAN 等），用戶可以使用相應(yīng)的模式和掩碼 RAM 塊對(duì)掃描引擎進(jìn)行配置。所有單元和模塊都通過(guò) AXI 總線接口連接到嵌入式 ARM CPU。

圖 1-1 Arria? 10 FPGA 和基于 syn1588? IP 內(nèi)核和 MAC 的時(shí)鐘系統(tǒng)方框圖

將 Oregano syn1588? 技術(shù)移植到 Arria? 10 FPGA 之后，syn1588? 技術(shù)的硬件和軟件均得到增強(qiáng)，以使用數(shù)字可調(diào)網(wǎng)絡(luò)同步器 (LMK5XXXXXS1)。Arria? 10 SoC FPGA 提供的標(biāo)準(zhǔn) SPI 端口用于與 LMK5XXXXXS1 建立雙向通信，以進(jìn)行配置、狀態(tài)監(jiān)控并通過(guò)數(shù)控振蕩器 (DCO) 進(jìn)行相位和頻率調(diào)優(yōu)。