ZHCADR5A June 2014 – January 2024 DS90UB913A-Q1 , DS90UB954-Q1 , DS90UB960-Q1
PoC 網絡的布局與網絡設計同樣重要。由于 PoC 網絡元件與高速信號引線直接接觸,因此良好的布局技術和元件放置對于保持信號完整性以及處于插入損耗和回波損耗要求范圍內而言至關重要。高速通道和 PoC 網絡都需要嚴格控制的 50 歐姆 (+/-10%) 阻抗,以更大限度地減少反射。除阻抗之外,PCB 引線需要足夠粗,以支持最大預期電流負載。
將 PoC 網絡的第一個電感元件正交放置,使其幾乎不接觸高速 RIN+ 引線。必須在第一個元件下方加一個反焊盤,以保持阻抗盡可能接近 50 歐姆。通過在元件著陸焊盤正下方的接地平面上添加一個切口來創建反焊盤。由于高速引線和 PoC 引線需要連續的接地基準,因此切口不得包含連接引線下方的任何區域。將其余的 PoC 組件靠近放置,以更大限度地減小 PoC 網絡的總占用空間并限制 90 度布線。為了獲得最佳 EMI 性能,請勿在 PCB 板邊緣附近布置任何高頻信號,包括 PoC 網絡。圖 3-1 展示了一個示例 PoC PCB 布局,其中強調了前面所述的許多建議。
圖 3-1 示例 PoC 布局和布線建議將整個 PoC 網絡與高速 Rin+ 引線保持在同一層,因為過孔可能會導致阻抗不連續性。但是,如果空間受限,則可以使用高速引線將第一個電感元件以外的所有元件布線到該層以外的其他層。為了保持 50 歐姆阻抗,請在所有信號過孔附近添加接地基準過孔。在層之間發送信號時,需要注意避免產生殘樁。殘樁是任何僅在一端連接的傳輸線。殘樁通常由過孔、布線或穿孔連接器產生,會產生反射并降低信號質量。
有關其他建議,請參閱器件數據表。