ZHCADK2 December 2023 AM625SIP , TPS65219
VDD_CORE 是 AM62x 處理器的內(nèi)核電源。此域有兩個(gè)工作點(diǎn)。表 5-1 在頻率、功耗、電源映射和時(shí)序控制要求方面比較了 0.75V 和 0.85V 工作點(diǎn)。由于 AM62x 不支持動(dòng)態(tài)電壓調(diào)節(jié)，因此使用不同的 TPS65219 可訂購(gòu)器件型號(hào)來(lái)支持 0.75V 或 0.85V 工作點(diǎn)。
| VDD_CORE | ||
|---|---|---|
| 0.75V （靈活內(nèi)核） |
0.85V （最低 BOM 選項(xiàng)） |
|
| A53SS (Cortex-A53x) 上的最大工作頻率 | 高達(dá) 1.25GHz | 高達(dá) 1.4GHz |
| 功耗 | 更低功耗 VDD_CORE [1] | 更高功耗 [1] |
| PMIC 和處理器電源映射 | 需要兩個(gè) PMIC 電源軌：一個(gè) PMIC 電源軌為 VDD_CORE 提供 0.75V 電壓，另一個(gè) PMIC 電源軌為 VDDR_CORE 提供 0.85V 電壓。 Buck1 在配置為輸出 0.75V 時(shí)用于為 VDD_CORE 供電。LDO2 在配置為輸出 0.85V 時(shí)用于為 VDDR_CORE 供電。 |
最低 BOM 選項(xiàng)。 允許從同一 PMIC 電源軌提供 VDD_CORE（內(nèi)核電源）和 VDDR_CORE（RAM 電源）。 Buck1 在配置為輸出 0.85V 時(shí)用于為兩個(gè)內(nèi)核電源軌供電。 |
| 定序 | 上電和斷電序列要求。 VDD_CORE 需要在 VDDR_CORE 之前斜升。 VDD_CORE 需要在 VDDR_CORE 之后斜降。 |
內(nèi)核電源均由同一 PMIC 電源軌供電，因此無(wú)時(shí)序控制要求。 |