VSYS = 5V | 存儲器：DDR4 | VDD_CORE = 0.85V

圖 7-5 展示了在具有 5V 輸入電源和 DDR4 存儲器的系統(tǒng)中，TPS6521907 型號為 AM62x 處理器供電的原理圖。該 PMIC NVM 與 TPS6521901 類似，但支持 VDD_CORE = 0.85V，而不是 0.75V。5V 來自前置穩(wěn)壓器，與參考系統(tǒng)主輸入電源 (VSYS) 連接，并連接到降壓轉(zhuǎn)換器的電源輸入 (PVIN_Bx)。Buck1 用于為內(nèi)核電源軌提供 0.85V 電壓。Buck2 和 Buck3 分別為 3.3V VDDSHVx IO 和 DDR IO 供電。Buck2（3.3V PMIC 電源軌）編程為在上電序列中首先斜升，并可用作一些 LDO 的輸入電源，從而最大限度地減少功耗。LDO1 配置為旁路，允許 SD 卡電壓在 3.3V 和 1.8V 之間動態(tài)變化。LDO1 上的這一電壓變化可以由 I2C 觸發(fā)，或者通過將 VSEL_SD 引腳設為高電平 (LDO1=3.3V) 或低電平 (LDO1=1.8V) 來觸發(fā)。LDO2 是一種可自由使用的資源，可用于為外設供電。LDO3 支持 1.8V 模擬域，LDO4 支持 2.5V VPP，用于 DDR4 存儲器。此電源實現(xiàn)方案需要外部分立式降壓穩(wěn)壓器來提供 1.8V VDDSHV IO 域。此外部分立式穩(wěn)壓器可使用 PMIC 的 GPO1 啟用。TPS6521907 經(jīng)過預編程，可在上電序列的第二個階段啟用 GPO1。外部分立式穩(wěn)壓器具有有源放電功能，并且必須在 PMIC 開始為下一個階段中的電源軌上電之前斜升并達到穩(wěn)定的輸出電壓。其余的兩個通用引腳（GPIO 和 GPO2）是可自由使用的數(shù)字資源，默認情況下被禁用，可在 PMIC 完成上電序列后通過 I2C 啟用。

圖 7-5 TPS6521907 為 AM62 供電