在第二個測試中，硬件設置與測試一完全相同，相同字符串在 115200 的波特率下發(fā)送，此波特率大大低于 THVD1426 的建議運行條件 (12 Mbps)。此測試的目的是檢查 THVD14x6 能否在低于數(shù)據(jù)表建議的數(shù)據(jù)速率下工作。輸入數(shù)據(jù)的 1 位寬度 (8.6-μs) 大大長于驅動器的最大運行時間 (1.45μs)。如上一測試中最后一位的波形所示，差分總線電壓在驅動器完成其運行時間（如圖 2-3 所示）后變?yōu)?0V。因此，每個 1 位輸入將在趨穩(wěn)至 0V 之前在總線上顯示尖峰。鑒于接收器閾值 Vth+ 為 -20mV，此 0V 將在接收器輸出生成高電平。因此，接收器仍生成正確位。在系統(tǒng)設計中，最好在 A 側添加一些上拉電阻，在 B 側添加一些下拉電阻。這些偏置電阻會在空閑總線上生成高于 0V 的恒定電壓，以提高抗噪性。有關如何選擇電阻值的詳細信息，請參閱 RS-485：空閑總線的被動失效防護一文。