3 PSpice 中的環路穩定性測試電路和仿真

在環路穩定性測試中，頻率響應分析器會繪制波特圖，但并非通過獲取開環傳遞函數的方式來實現，而是直接計算輸出和輸入信號的增益和相移。該過程如圖 3-1 中所述。

在圖 3-1 中，f_INJ 是注入信號頻率，[f_START, f_END] 是掃頻范圍，V_A(AC) 和 V_B(AC) 是注入和輸出電壓點處電壓的交流分量。

在 PSpice 中，環路穩定性測試仿真遵循相同的過程。假設使用具有典型峰值電流模式控制功能的同步降壓轉換器，如圖 3-2 中所示。

開環傳遞函數是在參考應用手冊 SNVA793 中得出的。將圖 3-2 中所示電路的參數代入其傳遞函數時，便可以得到圖 3-3 中所示的理論波特圖。

在進行環路穩定性仿真時，紋波注入的電路連接應當與實際環路測試相同。另外，負責執行掃描的頻率響應分析器功能部分也需要通過 PSpice 命令來實現。綜合這些考慮因素，仿真電路如圖 3-4 中所示。

在圖 3-4 中，一個交流電壓源與一個 50Ω 的典型電阻器并聯。電壓應非常小，以便轉換器的直流工作點不會發生變化。本例中采用幅度為 10mV 的電壓源。交流電源的頻率會掃描變化，因此這里采用一個變型 freq。在正確連接紋波注入后，通過紅色方框中列出的 PSpice 命令實現頻率掃描。下面詳細介紹了相關命令。

第 1 行：.param freq = 10k

第 1 行是 freq 的定義并設置了默認值。

第 2 行：.TRAN 0 {10/Freq+150u} 150u

第 2 行定義了單個頻率點的仿真時間。通常，它從 0 開始，并在轉換器達到穩定工作狀態一定時間后結束。本例中，降壓轉換器在 150us 后實現穩定工作。在此之前，它處于啟動狀態，不適合用于環路測試。在 150us 后，剩余的仿真時間為當前頻率下的 10 個周期。10 個周期的長度足夠仿真器計算輸入和輸出信號上的增益和相移。

第 3 行：.STEP DEC PARAM FREQ 10k 100k 100

第 3 行定義了頻率掃描的總范圍和步長。本例中，掃描從 10kHz 開始，到 100kHz 結束。步數為每相差 10 倍 100 步。因此，10kHz 至 100kHz 范圍內總共需要進行 100 步掃描。

第 4 行：.PROBE64 P(FREQ)

第 4 行是 PSpice 中的探測和繪圖命令。

第 5 行：.options MINSIMPTS = 1000

第 5 行指定了仿真輸出中每個部分的最小點數。

運行仿真時，將會仿真一組波形并載入探測窗口中。首先選擇 FRA 函數并使用波形數據文件，分別由 Bode-out 和 Bode_in net 設置布線 1 和 2。然后可以處理波特圖，如圖 3-5 中所示。

仿真得到的波特圖與計算得到的波特圖相差很小。因此，它驗證了環路測試注入電路和頻率響應分析器建模功能，以便可以通過瞬態 PSpice 模型應用于任何類型的直流/直流轉換器仿真。