設計目標

設計說明

此設計對兩個輸入信號 V_i1 和 V_i2 求和（相加），并將其進行反轉。輸入信號通常來自低阻抗源，因為該電路的輸入阻抗由輸入電阻器 R₁ 和 R₂ 決定。反相放大器的共模電壓等于連接到同相節點的電壓，該節點在該設計中接地。

設計說明

1. 在線性運行區域內使用運算放大器。通常在 A_OL 測試條件下指定線性輸出擺幅。該電路中的共模電壓不隨輸入電壓的變化而變化。
2. 輸入阻抗由輸入電阻器決定。確保這些值大于阻抗源的輸出阻抗。
3. 使用高值電阻器可能會減小電路的相位裕度并在電路中引入額外的噪聲。
4. 避免將電容負載直接放置在放大器的輸出端，以最大程度地減少穩定性問題。
5. 小信號帶寬由噪聲增益（或同相增益）和運算放大器增益帶寬積 (GBP) 決定?？梢酝ㄟ^添加一個與 R₃ 并聯的電容器來完成額外的濾波。如果使用了高阻值電阻器，那么添加一個與 R₃ 并聯的電容器還將提高電路的穩定性。
6. 大信號性能可能會受到壓擺率的限制。因此，應檢查數據表中的最大輸出擺幅與頻率間的關系圖，以最大程度地減小轉換導致的失真。
7. 有關運算放大器線性運行區域、穩定性、轉換導致的失真、電容負載驅動、驅動 ADC 和帶寬的更多信息，請參閱設計參考 部分。

設計步驟

下面給出了該電路的傳遞函數。

1. 為 R₃ 選擇一個合理的電阻值。
   
2. 計算 V_i1 所需的增益。對于該設計，輸出擺幅的一半可用于每個輸入。
   
3. 計算 R₁ 的值。
   
4. 計算 V_i2 所需的增益。對于該設計，輸出擺幅的一半可用于每個輸入。
   
5. 計算 R₂ 的值。
   
6. 計算小信號電路帶寬，以確保它滿足 10kHz 要求。確保使用電路的噪聲增益 (NG) 或同相增益。在計算噪聲增益時，請注意，R₁ 和 R₂ 是并聯的。
   
   方程式 1.
   方程式 2.
   • 由于閉環帶寬是 102kHz，而設計的目標是 10kHz，因此，滿足該要求。
7. 計算最小壓擺率，以更大限度地降低轉換導致的失真。
   
   方程式 3.
   • SR_OPA170=0.4V/μs，因此它滿足該要求。
8. 為了避免穩定性問題，確保器件的增益設置電阻器和輸入電容創建的零點大于電路的帶寬。
   
   方程式 4.
   方程式 5.
   • C_cm 和 C_diff 分別是共模和差分輸入電容。
   • 由于零點頻率大于此電路的帶寬，因此不滿足該要求。

設計仿真

直流仿真結果

該仿真會將 V_i1 從 –2.5V 快速改變至 2.5V，同時 V_i2 則恒定保持在 0V。輸出則被反轉，范圍在 –2.44V 至 2.44V 之間。

該仿真會將 V_i2 從 –250mV 快速改變至 250mV，同時 V_i1 則恒定保持在 0V。輸出則被反轉，范圍在 –2.44V 至 2.44V 之間。

交流仿真結果

該仿真展示了電路的帶寬。注意，兩個輸入的帶寬是相同的。這是因為決定帶寬的是電路的噪聲增益，而不是各個輸入的信號增益。這些結果與計算得到的值十分相符。

瞬態仿真結果

該仿真顯示了兩個輸入信號的反轉和求和。V_i1 是一個 1kHz 5V_pp 的正弦波，V_i2 則是一個 10kHz 500mV_pp 的正弦波。由于兩個輸入均被適當放大或衰減，因此輸出在規格之內。

設計參考資料

有關 TI 綜合電路庫的信息，請參閱模擬工程師電路手冊。

請參閱電路 SPICE 仿真文件 SBOC494。

有關大量運算放大器主題（包括共模范圍、輸出擺幅、帶寬和如何驅動 ADC）的更多信息，請訪問 TI 高精度實驗室。

設計特色運算放大器

設計備選運算放大器