ZHCSBD7C August 2013 – June 2024 UCC27524A
PRODUCTION DATA
UCC27524A 器件的輸入引腳基于與 TTL 和 CMOS 兼容的輸入閾值邏輯，該邏輯與 VDD 電源電壓無關(guān)。在典型高電平閾值為 2V 且典型低電平閾值為 1V 的情況下，可以使用從 3.3V 和 5V 數(shù)字電源控制器器件獲取的 PWM 控制信號方便地驅(qū)動邏輯電平閾值。與傳統(tǒng)的 TTL 邏輯實現(xiàn)（其中的遲滯通常小于 0.5V）相比，更寬的遲滯（通常為 1V）可提供增強的噪聲抗擾度。UCC27524A 器件還能夠?qū)斎胍_閾值電壓電平進行嚴(yán)格的控制，從而簡化系統(tǒng)設(shè)計注意事項，并確保在整個溫度范圍內(nèi)穩(wěn)定運行（請參閱典型特性）。這些引腳上的極低輸入電容可減小負(fù)載并提高開關(guān)速度。
UCC27524A 器件具有一個重要的保護特性，能夠在相應(yīng)引腳處于懸空狀態(tài)時保持通道的輸出。這是在所有同相輸入引腳（INA、INB）上使用 GND 下拉電阻實現(xiàn)的，如器件方框圖所示。
每個驅(qū)動器的輸入級由具有較短上升或下降時間的信號進行驅(qū)動。在典型的電源應(yīng)用中，輸入信號由 PWM 控制器或具有較短轉(zhuǎn)換時間 (<200ns) 的邏輯門提供，輸入電壓變化較慢，驅(qū)動器的輸出可能會以高頻率反復(fù)開關(guān)，因此可以滿足這一條件。與大多數(shù)其他 TTL 輸入閾值器件相比，UCC27524A 提供的寬遲滯無疑緩解了這種擔(dān)憂，但在這些實現(xiàn)中仍需格外小心。如果主要目標(biāo)是限制功率器件的上升或下降時間，那么強烈建議在驅(qū)動器的輸出和功率器件之間添加一個外部電阻。該外部電阻可提供一個額外的優(yōu)勢，即降低柵極驅(qū)動器器件封裝中與柵極電荷相關(guān)的部分功率耗散，并將其轉(zhuǎn)移到外部電阻自身中。