重口另类一区二区三区,自拍亚洲国产精品,成全视频观看免费高清动漫

ZHCSPW6D May 2023 – August 2024 UCC21550-Q1

PRODUCTION DATA

封裝選項

請參考 PDF 數據表獲取器件具體的封裝圖。

機械數據 (封裝 | 引腳)

DWK|14
DW|16

散熱焊盤機械數據 (封裝 | 引腳)

訂購信息

zhcspw6d_oa

7.3.1 VDD、VCCI 和欠壓鎖定 (UVLO)

UCC21550-Q1 針對兩路輸出 VDD 和 VSS 引腳之間的電源電路塊提供內部欠壓鎖定 (UVLO) 保護功能。當 VDD 偏置電壓在器件啟動后低于 V_{VDD_ON} 或在啟動后低于 V_{VDD_OFF} 時，無論輸入引腳（INA 和 INB）的狀態如何，VDD UVLO 功能都會將受影響的輸出保持為低電平。

當驅動器的輸出級處于未偏置或 UVLO 狀態時，驅動器輸出通過限制驅動器輸出上電壓上升的有源鉗位電路保持低電平（如圖 7-1 所示）。在這種情況下，上部 PMOS 被 R_Hi-Z 阻斷，而下部 NMOS 柵極通過 R_CLAMP 連接到驅動器輸出端。在該配置下，輸出被有效地鉗位至下部 NMOS 器件的閾值電壓，當沒有輔助電源時，該閾值電壓通常約為 1.5V。

圖 7-1 有源下拉功能的簡化表示

VDD UVLO 保護還具有遲滯功能 (V_{VDD_HYS})。當電源存在接地噪聲時，該遲滯可防止抖動。得益于此，該器件還可以接受偏置電壓小幅下降，這種情況在器件開始切換和工作電流消耗突然增加時必然會發生的。

UCC21550-Q1 的輸入端還具有內部欠壓鎖定 (UVLO) 保護功能。除非電壓 VCCI 在啟動時超過 V_{VCCI_ON}，否則器件不會進入工作模式。當該引腳接收到低于 V_{VCCI_OFF} 的電壓，信號將停止傳輸。而且，與用于 VDD 的 UVLO 相似，這里存在遲滯 (V_{VCCI_HYS}) 以確保穩定運行。

所有版本的 UCC21550-Q1 針對 VDD 和 VCCI 可承受的絕對最大值分別為 30V 和 5.5V。

表 7-1 UCC21550-Q1 VCCI UVLO 功能邏輯

條件	輸入		輸出
條件	INA	INB	OUTA	OUTB
器件啟動期間 VCCI-GND < V_{VCCI_ON}	H	L	L	L
器件啟動期間 VCCI-GND < V_{VCCI_ON}	L	H	L	L
器件啟動期間 VCCI-GND < V_{VCCI_ON}	H	H	L	L
器件啟動期間 VCCI-GND < V_{VCCI_ON}	L	L	L	L
器件啟動后 VCCI-GND < V_{VCCI_OFF}	H	L	L	L
器件啟動后 VCCI-GND < V_{VCCI_OFF}	L	H	L	L
器件啟動后 VCCI-GND < V_{VCCI_OFF}	H	H	L	L
器件啟動后 VCCI-GND < V_{VCCI_OFF}	L	L	L	L

表 7-2 UCC21550-Q1 VDD UVLO 功能邏輯

條件	輸入		輸出
條件	INA	INB	OUTA	OUTB
器件啟動期間 VDD-VSS < V_{VDD_ON}	H	L	L	L
器件啟動期間 VDD-VSS < V_{VDD_ON}	L	H	L	L
器件啟動期間 VDD-VSS < V_{VDD_ON}	H	H	L	L
器件啟動期間 VDD-VSS < V_{VDD_ON}	L	L	L	L
器件啟動后 VDD-VSS < V_{VDD_OFF}	H	L	L	L
器件啟動后 VDD-VSS < V_{VDD_OFF}	L	H	L	L
器件啟動后 VDD-VSS < V_{VDD_OFF}	H	H	L	L
器件啟動后 VDD-VSS < V_{VDD_OFF}	L	L	L	L