4 引腳配置和功能

圖 4-1 DLG 封裝 13 引腳 SON 頂視圖

表 4-1 引腳功能

引腳		類型⁽¹⁾	說明
名稱	編號	類型⁽¹⁾	說明
INA	2	I	A 通道的輸入信號。INA 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時在內(nèi)部被拉至低電平。建議在 INA 上使用 RC 濾波器，R = 10Ω 至 100Ω，C = 10pF 至 100pF。
INB	3	I	B 通道的輸入信號。INB 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時在內(nèi)部被拉至低電平。建議在 INB 上使用 RC 濾波器，R = 10Ω 至 100Ω，C = 10pF 至 100pF。
VCCI	4	P	初級側(cè)電源電壓。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進行去耦（連接至 GND）。
GND	1，7	G	初級側(cè)接地參考。初級側(cè)的所有信號都以該接地為基準。
EN	5	I	設(shè)置為高電平時會同時啟用兩個驅(qū)動器輸出，而設(shè)置為低電平時則會禁用輸出。如果不使用該引腳，則建議將其連接至 VCCI，以實現(xiàn)更好的抗噪性能。如果保持懸空，則該引腳在內(nèi)部被拉低。建議在 EN 上使用 RC 濾波器，R = 0Ω 至 100Ω，C = 100pF 至 1000pF。
DT	6	I	DT 引腳配置： DT 引腳懸空或?qū)?VCCI 短路會禁用死區(qū)時間互鎖功能在 DT 和 GND 之間放置 1.7kΩ 至 100kΩ 電阻器 (RDT)，以設(shè)置驅(qū)動器輸出之間的最短死區(qū)時間放置 0Ω 至 150Ω 電阻器，或?qū)?DT 引腳短接至 GND 以使兩個輸出互鎖
VDDA	13	P	驅(qū)動器 A 的次級側(cè)電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進行去耦（連接至 VSSA）。
OUTA	12	O	驅(qū)動器 A 的輸出。連接到 A 通道晶體管的柵極。
VSSA	11	G	次級側(cè)驅(qū)動器 A 接地。次級側(cè) A 通道的接地參考。
VDDB	10	P	驅(qū)動器 B 的次級側(cè)電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進行去耦（連接至 VSSB）。
OUTB	9	O	驅(qū)動器 B 的輸出。連接到 B 通道晶體管的柵極。
VSSB	8	G	次級側(cè)驅(qū)動器 B 接地。次級側(cè) B 通道的接地參考。

(1) P = 電源，G = 地，I = 輸入，O = 輸出