ZHCSWN0A June 2024 – September 2024 TXS0102V-Q1
PRODUCTION DATA
TI 建議采用較短的 PCB 布線長度進行仔細的 PCB 布局,以避免過多容性負載并確定發生正確的 O.S. 觸發。PCB 信號布線長度應保持足夠短,以使任何反射的往返延遲小于單穩態持續時間。這可讓任何反射在驅動器處都遇到低阻抗,從而提高信號完整性。O.S. 電路設計為保持約 30ns 時間。
可驅動的集總負載的最大電容也直接取決于單穩態持續時間。對于非常重的容性負載,在信號完全驅動到正電源軌之前,單穩態可能會超時。已設置 O.S. 持續時間,以在動態 ICC、負載驅動能力和最大比特率這些注意事項之間實現更好的權衡。PCB 布線長度和連接器都增加了 TXS0102V-Q1 器件輸出的電容,因此建議考慮此集總負載電容,以避免 O.S. 再觸發、總線爭用、輸出信號振蕩或其他不利的系統級影響。