ZHCSYC7 May 2025 TXG1020-Q1 , TXG1021-Q1
ADVANCE INFORMATION
標準 CMOS 輸入為高阻抗，通常建模為與輸入電容并聯的電阻器，如節 5.4 中所示。最壞情況下的電阻是根據節 5.1中給出的最大輸入電壓和節 5.4中給出的最大輸入漏電流，使用歐姆定律 (R = V ÷ I) 計算得出的。
施密特觸發輸入架構可提供由節 5.4中的 ΔVT 定義的遲滯，因而此器件能夠很好地耐受慢速或高噪聲輸入。較慢地驅動輸入會增加器件的動態電流消耗。有關施密特觸發輸入的更多信息，請參閱了解施密特觸發。