ZHCSYC2A May 2025 – September 2025 TXE8116-Q1 , TXE8124-Q1
ADVANCE INFORMATION
當 I/O 配置為輸入時,FET Q1 和 Q2 處于關閉狀態(請參閱圖 7-2),從而創建一個高阻抗輸入。
如果 I/O 配置為輸出,則將啟用 Q1 或 Q2,具體取決于輸出端口寄存器的狀態。在這種情況下,I/O 引腳和電源或 GND 之間存在低阻抗路徑。要確保正常運行,施加到此 I/O 引腳的外部電壓不應超過推薦電壓值。