ZHCSUF1D January 2024 – July 2025 TPS7H3014-SEP , TPS7H3014-SP
PRODUCTION DATA
如果系統首選無延遲,則可以將引腳 (DLY_TMR) 保持懸空。當首選無延遲時,在定序上電期間,在 VOUTx 超過 VONx 和 ENx+1 變為高電平之間,會觀察到 6.5μs(最大值)的固有傳播延遲。當 VOUTx 超過 VOFFx 且 ENx–1 被強制為低電平時,在定序下電期間也會觀察到傳播延遲。SEQ_DONE 和 PWRGD 在定序上電期間 VOUT4 > VON4 時也具有此傳播延遲。在定序下電期間,當 VOUT1 < VOFF1 時,SEQ_DONE 將在傳播延遲后變為低電平,而當命令定序下電時,PWRGD 將在傳播延遲后變為低電平。圖 8-8 以藍色顯示傳播延遲(tpd_ENx、tpd_SEQ_DONE、tpd_PWRGD),以橙色顯示編程延遲 (tDLY_TMR)。DLY_TMR 電阻器可以使用 方程式 15 或 方程式 16 來選擇。圖 8-9 和 圖 8-10 顯示了 DLY_TMR 電阻器和延遲時間之間的線性趨勢。
如果 tDLY_TMR 介于 0.268ms 和 12.5ms 之間,請使用:
如果 tDLY_TMR 大于 12.5ms,請使用:
表 8-1 顯示了不同延遲時間的標稱電阻器值。
| tDLY_TMR (ms) | RDLY_TMR (kΩ) |
|---|---|
| 0.268 | 10.5 |
| 12.5 | 619 |
| 23.37 | 1180 |