ZHCSNP4B December 2022 – June 2024 TPS65219-Q1
PRODUCTION DATA
此部分介紹了數字引腳所需的外部連接。3.3V 或 1.8V VIO 電源通常用作需要外部上拉電阻的數字信號的電壓電平。不過，也可以使用更高的電壓（最高可達最大規格）。PMIC 上數字引腳的 VIO 電源必須與連接到處理器上的數字信號的 IO 域相同。EN/PB/VSENSE 的推薦上拉電阻為 100kΩ。可以根據系統要求計算 I2C 引腳的上拉電阻。所有其他數字引腳均可使用 10kΩ。
如果 GPIO、GPO1 或 GPO2 被分配到上電序列的第一個時隙以啟用外部分立元件，它們可以上拉至 VSYS。
可從外部驅動 EN/PB/VSENSE 引腳來啟用或禁用 PMIC。但是，如果應用沒有專門用于驅動該引腳的外部信號，則可以將其上拉至 VSYS。
| 數字引腳 | 外部連接 |
|---|---|
| nINT | 開漏輸出。需要外部上拉。 |
| nRSTOUT | 開漏輸出。需要外部上拉。 |
| EN/PB/VSENSE | 當配置為 EN 時，該信號可由外部邏輯驅動，以啟用或禁用 PMIC。 當配置為 PB 時，該信號需要將一個上拉電阻連接到 VSYS 引腳。按鈕是可選的。 當配置為 VSENSE 時，該信號需要一個外部電阻分壓器來監控前置穩壓器。 |
| SDA | I2C 時鐘信號。需要外部上拉。 |
| SCL | I2C 數據信號。需要外部上拉。 |
| GPIO | 當配置為 GPIO（適用于多 PMIC）時，該引腳與第二個 TPS65219-Q1 PMIC 共享外部上拉電阻。 當配置為 GPO（適用于單 PMIC）時，需要外部上拉。 |
| GPO1 | 開漏通用輸出。需要外部上拉。 |
| GPO2 | 開漏通用輸出。需要外部上拉。 |
| VSEL_SD / VSEL_DDR | 輸入數字引腳。必須在指定的 PMIC 電源軌斜升之前設置初始狀態（上拉或下拉）。例如，如果該引腳用于設置 LDO1 上的電壓，則必須在 LDO1 上電之前設置狀態。 |
| MODE / STBY | 輸入數字引腳。必須在上電序列完成之前設置初始狀態（上拉或下拉）。 |
| MODE / RESET | 輸入數字引腳。必須在上電序列完成之前設置初始狀態（上拉或下拉）。 |