ZHCSPB1B November 2021 – July 2022 TPS62441-Q1 , TPS62442-Q1
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源 | ||||||
| IQ | 靜態電流 | EN1 或 EN2 = VIN，空載，器件處于非開關狀態，TJ = 25°C，MODE = GND，僅一個轉換器使能 | 27 | μA | ||
| IQ | 靜態電流 | EN1 或 EN2 = VIN，空載，器件處于非開關狀態，MODE = GND，僅一個轉換器使能 | 22 | 66 | μA | |
| IQ | 靜態電流 | EN1 = EN2 = VIN，空載，器件處于非開關狀態，TJ = 25°C，MODE = GND，兩個轉換器使能 | 38 | μA | ||
| IQ | 靜態電流 | EN1 = EN2 = VIN，空載，器件處于非開關狀態，MODE = GND，兩個轉換器使能 | 33 | 80 | μA | |
| ISD | 關斷電流 | EN1 = EN2 = 低電平，TJ = 25°C | 2 | μA | ||
| ISD | 關斷電流 | EN1 = EN2 = GND，TJ = 25°C 時的標稱值，TJ = 150°C 時的最大值 | 1.5 | 26 | μA | |
| VUVLO | 欠壓鎖定閾值 | VIN 上升 | 2.5 | 2.6 | 2.75 | V |
| VIN 下降 | 2.3 | 2.5 | 2.6 | V | ||
| TJSD | 熱關斷閾值 | TJ 上升 | 170 | °C | ||
| 熱關斷遲滯 | TJ 下降 | 15 | °C | |||
| 控制和接口 | ||||||
| VEN,IH | EN1、EN2 上的輸入閾值電壓，上升沿 | 1.06 | 1.1 | 1.15 | V | |
| VEN,IL | EN1、EN2 上的輸入閾值電壓，下降沿 | 0.96 | 1.0 | 1.05 | V | |
| IEN,LKG | 流入 EN1、EN2 的輸入泄漏電流 | VIH = VIN 或 VIL = GND | 450 | nA | ||
| VIH | MODE/SYNC 上的高電平輸入閾值電壓 | 1.1 | V | |||
| VIL | MODE/SYNC 上的低電平輸入閾值電壓 | 0.3 | V | |||
| ILKG | 流入 MODE/SYNC 的輸入漏電流 | 700 | nA | |||
| tDelay | 啟用延遲時間 | 從 ENx 高電平到器件開始開關的時間；已施加 VIN | 110 | 200 | 300 | μs |
| tDelay | 如果一個轉換器已啟用，則使能延遲時間 | 從 ENx 高電平到器件開始開關的時間；已施加 VIN | 100 | μs | ||
| tRamp | 輸出電壓斜坡時間 | 從器件開始開關到電源正常所需的時間；器件未處于電流限制狀態 | 0.7 | 1.1 | 1.5 | ms |
| fSYNC | MODE/SYNC 引腳上用于同步的頻率范圍 | 2 | 4 | MHz | ||
| 用于實現邏輯低電平的 COMP/FSET 至 GND 電阻 | f = 2.25MHz 時的 內部頻率設置 |
0 | 2.5 | kΩ | ||
| COMP/FSET 上用于實現邏輯高電平的電壓 | f = 2.25MHz 時的 內部頻率設置 |
VIN | V | |||
| VTH_PG | UVP 電源正常閾值電壓； 直流電平 |
上升 (%VFB) | 94% | 96.5% | 99% | |
| VTH_PG | UVP 電源正常閾值電壓； 直流電平 |
下降 (%VFB) | 92% | 94.5% | 97% | |
| VTH_PG | OVP 電源正常閾值電壓； 直流電平 |
上升 (%VFB) | 104% | 107% | 110% | |
| OVP 電源正常閾值電壓； 直流電平 |
下降 (%VFB) | 102% | 104.5% | 107% | ||
| VPG,OL | PG 上的低電平輸出電壓 | ISINK_PG = 2mA | 0.07 | 0.3 | V | |
| IPG,LKG | 流入 PG 的輸入漏電流 | VPG = 5V | 100 | nA | ||
| tPG | PG 抗尖峰脈沖時間 | 對于電源正常輸出上從高電平到低電平的轉換 | 40 | μs | ||
| 輸出 | ||||||
| VFB1、VFB2 | 反饋電壓 | 0.6 | V | |||
| IFB1,LKG、IFB2,LKG | 流入 FB 的輸入漏電流 | VFB = 0.6V | 1 | 80 | nA | |
| VFB1、VFB2 | 反饋電壓精度 | PWM，VIN ≥ VOUT + 1V | -1% | 1% | ||
| VFB1、VFB2 | 反饋電壓精度 | PFM，VIN ≥ VOUT + 1V，VOUT ≥ 1.5V，Co,eff ≥ 22μF，L = 0.47μH | -1% | 2.5% | ||
| VFB1、VFB2 | 反饋電壓精度 | PFM，VIN ≥ VOUT + 1V，1V ≤ VOUT < 1.5V，Co,eff ≥ 47μF,，L = 0.47μH | -1% | 2.5% | ||
| 負載調整率 | PWM | 0.05 | %/A | |||
| 線路調整 | PWM，IOUT = 1A，VIN ≥ VOUT + 1V | 0.02 | %/V | |||
| RDIS | 輸出放電電阻 | 50 | 150 | Ω | ||
| fSW | PWM 開關頻率范圍 | 請參閱有關設置開關頻率的 FSET 引腳功能。 | 1.8 | 2.25 | 4 | MHz |
| fSW | PWM 開關頻率 | COMP/FSET 連接到 GND 或 VIN | 2.025 | 2.25 | 2.475 | MHz |
| fSW | PWM 開關頻率容差 | 使用 COMP/FSET 到 GND 之間的電阻器 | -16% | 17% | ||
| ton,min | 高側 FET 的最短導通時間 | VIN ≥ 3.3V | 50 | 75 | ns | |
| ton,min | 低側 FET 的最短導通時間 | 30 | ns | |||
| RDS(ON) | 高側 FET 導通電阻 | VIN ≥ 5V | 55 | 100 | mΩ | |
| 低側 FET 導通電阻 | VIN ≥ 5V | 25 | 50 | mΩ | ||
| 高側 MOSFET 漏電流 | VIN = 6V；V(SW) = 0V | 1 | 86 | μA | ||
| 低側 MOSFET 漏電流 | V(SW) = 6V | 1 | 205 | μA | ||
| ILIMH | 高側 FET 開關電流限制 | 直流值，適用于 TPS62442； VIN = 3V 至 6V |
3.8 | 4.7 | 5.5 | A |
| ILIMH | 高側 FET 開關電流限制 | 直流值，適用于 TPS62441； VIN = 3V 至 6V |
2.1 | 2.6 | 3.1 | A |
| ILIMNEG | 低側 FET 負電流限制 | 直流值 | -1.8 | A | ||