ZHCSO14B March 2017 – July 2025 TPS3851-Q1
PRODUCTION DATA
通過 1kΩ 至 100kΩ 的上拉電阻器將 RESET 連接到 VPU。當 VDD 大于負閾值電壓 (VITN) 時，RESET 保持高電平（取消置位）。當 VDD 低于負閾值電壓 (VITN) 時，RESET 則置為有效，驅動 RESET 引腳至低阻抗狀態。當 VDD 高于 VITN + VHYST 時，就會啟用一個延遲電路，它會在指定的復位延遲時間 (tRST) 內將 RESET 保持為低電平。當復位延遲過后，RESET 引腳進入高阻抗狀態，并使用上拉電阻器將 RESET 保持在高電平。上拉電阻器必須連接到適當的電壓軌，以便在正確的接口電壓下連接其他器件。為了保持適當的電壓電平，在選擇上拉電阻值時要考慮一些因素。上拉電阻值由輸出邏輯低電平電壓 (VOL)、容性負載、泄漏電流 (ID) 和通過 RESET 引腳的電流 IRESET 決定。